集成
电路
系统公司
ICS8735-21
700MH
Z
, D
。微分
-
TO
-3.3V LVPECL
Z
ERO
D
ELAY
C
LOCK
G
enerator
F
EATURES
1差分LVPECL 3.3V输出对，
1微分反馈输出对
差分CLK ， NCLK输入对
CLK ， NCLK对可以接受以下差异
输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
输出频率范围： 31.25MHz到700MHz的
输入频率范围： 31.25MHz到700MHz的
VCO范围： 250MHz的700MHz的到
可编程分频器允许下面的输出到输入
频率比：8：1 ，4： 1,2： 1,1： 1,1： 2,1： 4,1： 8
对于“零延迟”时钟再生外部反馈
具有可配置频率
周期到周期抖动：为25ps （最大）
静态相位偏移： 50ps的± 100ps的
3.3V电源电压
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS8735-21是一种用途极广的1 ： 1 Differ-
无穷区间至3.3V的LVPECL时钟发生器和一个
HiPerClockS
在HiPerClockS 系列高性的成员
formance的时钟解决方案，从ICS 。在CLK ，
NCLK对可以接受最标准差
输入电平。该ICS8735-21有一个完全集成的PLL和
可以配置成零延迟缓冲器，乘法器或除法器，
并具有31.25MHz到700MHz的输出频率范围。
参考分频器，反馈分频器和输出分频器
各自可编程的，从而允许对以下输出
放至输入频率比：8：1 ，4： 1,2： 1,1： 1,1： 2,1： 4,1： 8 。
外部反馈允许设备实现“零
延迟“的输入时钟和输出时钟之间。该
PLL_SEL引脚可用于绕过锁相环系统测试
调试的目的。在旁路模式中，参考时钟
被路由周围PLL和到内部输出分频器。
ICS
B
LOCK
D
IAGRAM
PLL_SEL
÷1, ÷2, ÷4, ÷8,
÷16, ÷32, ÷64
P
IN
A
SSIGNMENT
0
1
Q
nQ
QFB
nQFB
CLK
NCLK
MR
V
CC
nFB_IN
FB_IN
SEL2
V
EE
nQFB
QFB
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
nc
SEL1
SEL0
V
CC
PLL_SEL
V
CCA
SEL3
V
CCO
Q
nQ
CLK
NCLK
PLL
8:1, 4:1, 2:1, 1:1,
1:2, 1:4, 1:8
FB_IN
nFB_IN
ICS8735-21
20引脚， 300密耳SOIC
7.5毫米X 12.8毫米X 2.3毫米体封装
男包
顶视图
SEL0
SEL1
SEL2
SEL3
MR
8735AM-21
www.icst.com/products/hiperclocks.html
1
REV 。 2003年10月27日
