科技公司
MT4C16270
256K ×16的DRAM
EDO页模式
DRAM读周期在传统的转向输出
把缓冲器断（高阻）与CAS＃上升沿。如果
CAS＃变为高电平，和OE ＃是低电平（有效）时，输出
缓冲区将被禁用。该MT4C16270提供了一个加速度
从ated页模式循环，消除输出禁用
CAS ＃高。此选项被称为EDO ，它允许CAS ＃
预充电时间（
t
CP）的发生，而不输出数据会
无效（请参阅read和EDO -PAGE -MODE阅读波
表格） 。
EDO用作任何DRAM读或快PAGE-
模式读取，除非数据后CAS ＃将于有效
变为高电平，只要RAS＃和OE ＃保持低电平和
WE＃被拉高。 OE ＃可带来低或高
而CAS ＃和RAS ＃低， DQS的跃迁会
有效的数据和高Z之间和灰。使用OE＃ ，有
两种方法禁止输出，使他们禁用
在CAS ＃高电平时间。第一种方法是将有
OE ＃高时， CAS＃转换为高，并保持OE ＃
对于高
t
OEHC 。这三态的DQS和他们将
保持三态，无论OE ＃ ，直到CAS＃再次下降。
第二种方法是将具有OE＃ LOW，当CAS＃
转变为高。那么OE ＃脉可高了迷你
的妈妈
t
OEP随时在CAS ＃高电平期间和
DQS的将三态，无论OE ＃ ，保持三态，
直到CAS ＃再次下降（请参考图3为进一步
细节上的切换OE ＃条件） 。在其他的周期，
的输出都在禁止
t
经过RAS ＃和CAS ＃关闭时间
高，或
t
WHZ后WE＃变为低电平。该
t
关闭
时间是从RAS＃或CAS ＃上升沿引用
为准过去。 WE＃也可以执行该功能的
在一定条件下关闭输出驱动器，
如图4 。
返回RAS ＃和CAS ＃ HIGH终止内存
周期和减小芯片的电流来降低待机水平。
在该芯片还预处理用于下一循环
RAS ＃高电平时间。存储器单元中的数据被保持在其正确
国家通过维持权力和执行任何RAS ＃循环
（读，写）或RAS ＃刷新周期（ RAS ＃ - 只， CBR ，
或隐藏） ，使RAS的所有512组合＃ AD-
连衣裙（ A0 -A8 ）执行至少每8毫秒，无论
的序列。在CBR刷新周期也将调用
刷新计数器和控制器，用于行地址控制。
RAS ＃
V IH
V IL
CASL ＃ / ＃现金
V IH
V IL
ADDR
V IH
V IL
ROW
列（ A）
列（ B）
柱（ C）
COLUMN （ D）
DQ V IOH
V IOL
开放
有效数据（ A）
t
WHZ
有效数据（ B）
吨WHZ
输入数据（ C）
WE＃
V IH
V IL
V IH
V IL
吨WPZ
OE ＃
DQS的进入高阻如果WE＃下降，而如果
t
WPZ得到满足，
将保持高阻直至CAS ＃变低，
WE ＃高（即，直到读周期开始） 。
可以用WE ＃禁用DQS的准备
在早期的写周期的输入数据。 DQS的
将保持高阻直至CAS ＃变低，
WE ＃高（即，直到读周期开始） 。
不在乎
未定义
图4
输出启用和禁用与WE＃
MT4C16270
W06.pm5 - 牧师10/96
5
美光科技公司保留更改产品或规格，恕不另行通知。
1996,
美光科技公司
