科技公司
MT4C16270
256K ×16的DRAM
功能框图
WE＃
CASL ＃
CASH ＃
CAS ＃
控制
逻辑
数据输入缓冲
DQ1
16
第2时钟
发电机
数据输出
卜FF器
9
DQ16
9
A0
A1
A2
A3
A4
A5
A6
A7
A8
9
柱分离
地址
卜FF器
刷新
调节器
COLUMN
解码器
16
512
OE ＃
8
8
感测放大器
I / O选通
刷新
计数器
9
ROW
解码器
512 x 16
行向
地址
缓冲器（9）
9
512
512 x 512 x 16
内存
ARRAY
RAS ＃
第1时钟
发电机
VCC
VSS
功能说明
每一位都通过18地址唯一解决
在读或写周期位。这些输入9位
（A0 A8 ）的时间。 RAS＃用于锁存所述第一9位和
CAS＃后者9位。
在CAS ＃控制也决定了周期是否会
是一个刷新周期（ RAS ＃ - 只）或有源周期（读，
写入或读取写入） ，一旦RAS ＃变低。该
MT4C16270有两个CAS ＃控件， CASL ＃和＃现金。
在CASL ＃和＃现金投入在内部产生
CAS＃信号以类似的方式与单功能
在另一256K ×16 DRAM的CAS＃输入。关键
不同的是，每个CAS ＃控制其相应的DQ
三态逻辑（与OE ＃和WE ＃和RAS ＃一起） 。
CASL ＃控制DQ1通过DQ8和现金控制＃
DQ9通过DQ16 。
MT4C16270
W06.pm5 - 牧师10/96
该MT4C16270 CAS＃函数由第一确定
CAS ＃ （ CASL ＃或现金＃ ）过渡LOW最后
转换回HIGH 。这两个CAS ＃对照产生了
MT4C16270两个字节读取和字节写周期capa-
bilities 。 （见图2）。
在WE ＃为逻辑高电平指示READ模式，而逻辑
低电平WE＃决定写模式。在写
周期，数据（D）中由WE的下降沿锁存或
CAS ＃ （ CASL ＃或现金＃ ） ，最后一个为准。早期
当我们被拉低之前，无论是CAS ＃时写
坠落。后写入或读 - 修改 - 写操作
当我们经过CAS ＃ （ CASL ＃或现金＃ ）属于被送往
低。在早期写周期，数据输出（Q ）
将保持高阻无论OE ＃的状态。中
晚写或读 - 修改 - 写周期， OE ＃绝
2
美光科技公司保留更改产品或规格，恕不另行通知。
1996,
美光科技公司
