科技公司
MT4C16270
256K ×16的DRAM
DRAM
特点
行业标准x16的引脚，时序，功能
和包
高性能CMOS硅栅工艺
单+ 5V
±10%
电源*
低功耗，待机为3mW ; 300mW的活跃，典型的
所有器件引脚兼容TTL
512周期刷新在8毫秒（ 9行和9列
地址）
刷新模式： RAS ＃ - 只， CAS ＃ -before - RAS ＃
（ CBR ）和隐藏
扩展数据输出（ EDO ）页面模式存取周期
字节写和字节读访问周期
256K ×16的DRAM
5V ， EDO页模式
引脚配置（顶视图）
40引脚SOJ
(DA-6)
选项
时机
40ns的访问
为50ns存取
60ns的访问
包
塑料SOJ （ 400万）
记号
-4*
-5*
-6
DJ
产品编号举例： MT4C16270DJ - 4
*为40ns和50ns的存取规格被限制为V
CC
范围
±5%.
联系厂方。
关键时序参数
速度
-4
-5
-6
t
RC
t
RAC
t
PC
t
AA
t
CAC
t
CAS
t
CP
75ns
100ns
110ns
40ns
50ns
60ns
15ns
20ns
25ns
20ns
25ns
30ns
12ns
15ns
15ns
6ns
8ns
10ns
6ns
8ns
10ns
VCC
DQ1
DQ2
DQ3
DQ4
VCC
DQ5
DQ6
DQ7
DQ8
NC
NC
WE＃
RAS ＃
NC
A0
A1
A2
A3
VCC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VSS
DQ16
DQ15
DQ14
DQ13
VSS
DQ12
DQ11
DQ10
DQ9
NC
CASL ＃
CASH ＃
OE ＃
A8
A7
A6
A5
A4
VSS
概述
该MT4C16270是随机访问的固态
内存包含组织在X16 4,194,304位CON-
成形。该MT4C16270有两个字节写和
通过两个CAS ＃引脚WORD写存取周期。
该MT4C16270 CAS ＃功能和定时阻止 -
由第一CAS ＃ （ CASL ＃或现金＃ ）过渡开采
和以最后转换回HIGH 。 CASL ＃和
以类似的方式向CAS ＃在于现金＃函数或者
MT4C16270
W06.pm5 - 牧师10/96
CASL ＃或现金＃将产生一个内部CAS ＃ 。利用
只有两个结果中的一个字节写周期的一个。 CASL ＃
迁移的低选择一个写周期的低
字节（ DQ1 - DQ8 ）和现金＃转换LOW选择
写周期的高字节（ DQ9 - DQ16 ） 。字节读
循环是通过CASL ＃或＃现金在同实现
方式。
1
美光科技公司保留更改产品或规格，恕不另行通知。
1996,
美光科技公司
