位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第94页 > CY7C1366B-200BGC > CY7C1366B-200BGC PDF资料 > CY7C1366B-200BGC PDF资料1第11页
CY7C1366B
CY7C1367B
功能概述
所有同步输入通过输入寄存器控制
通过在时钟的上升沿。所有数据输出通过
输出寄存器的时钟的上升沿来控制。
该CY7C1366B / CY7C1367B支持二级缓存
利用线性或交错突发序列的系统。
交错的突发为了支持Pentium和i486
处理器。线性脉冲串序列适合于处理器的
即利用线性突发序列。突发顺序是用户
可选择的，并且是由采样MODE输入来确定。
访问可以与任何处理器地址启动
频闪（ ADSP ）或控制器地址选通（ ADSC ） 。
通过突发序列地址是进步
由ADV输入控制。一个双位片上环绕
突发计数器捕获所述第一地址中的脉冲串序列
并自动递增地址的休息
突发存取。
字节写操作均合格的字节写使能
（ BWE ）和字节写选择（ BW
X
）输入。全局写
启用（ GW ）将覆盖所有写字节输入和写入数据
所有四个字节。所有的写操作都简化片上
同步自定时写电路。
同步芯片选择CE
1
，CE
2
，CE
3[2]
和
异步输出使能（ OE ）为方便银行
选择和输出三态控制。如果ADSP被忽略
CE
1
为高。
单一的读访问
当满足以下条件，该访问被启动
满意在时钟的上升： （ 1 ） ADSP或ADSC为低电平， （ 2 ）
片选都置为有效，和（3 ）的写信号
（ GW ， BWE ）都是拉高高。如果CE ADSP被忽略
1
为HIGH 。呈现给地址输入端的地址是
存储到地址前进逻辑和地址
注册时提交给存储器核心。它对应
对应的数据被允许传播到的输入
输出寄存器。在下一时钟的数据的上升沿
被允许通过输出寄存器和上传播
内t对数据总线
co
如果OE是低电平有效。唯一例外的
当SRAM从取消选择状态，新兴的发生
为选中状态，其输出时总是三态
的存取的第一个周期。的存取的第一个周期后，
输出由所述参考信号的控制。连续
单个读周期总是得到支持。
该CY7C1366B / CY7C1367B是一个双循环取消选择一部分。
一旦SRAM被取消的芯片在时钟上升沿选择
而无论是ADSP或ADSC信号，其输出将三态
后，立即在下一时钟的上升。
单写访问发起的ADSP
此访问被启动时，同时满足以下两个条件
满意在时钟的上升： （ 1 ） ADSP为低电平，和（ 2 ）
芯片选择断言活跃。给出的地址是
装入地址寄存器和地址
同时被输送到存储器核心地位的逻辑。
写信号（ GW ， BWE和BW
X
）和ADV输入是
在这第一个周期忽略。
ADSP触发写操作需要两个时钟周期来
完整的。如果网关被置为低电平的第二个时钟崛起，
数据提交给DQ
x
输入端被写入，对应
在存储器核心应的地址位置。如果GW为高，
然后写操作是由BWE和带宽控制
X
信号。该CY7C1366B / CY7C1367B提供字节写
这是在写周期说明表中描述的能力。
断言字节写使能输入（ BWE ）的选择
字节写入输入会选择写仅所需的字节。
字节写操作字节时没有选择将维持
不变。一个同步自定时写机制有
被提供以简化的写操作。
由于CY7C1366B / CY7C1367B是一种常见的I / O
设备，输出使能（ OE ）应被撤消HIGH
之前提交数据到DQ输入。这样做会
三态输出驱动器。为安全起见， DQ是
自动三态每当一个写周期被检测到，
不管OE的状态。
单写访问发起ADSC
ADSC写访问被当以下条件启动
系统蒸发散是满足： （ 1 ） ADSC为低电平， （ 2 ）是ADSP
拉高HIGH ， （ 3 ）芯片选择断言活跃，以及（ 4 ）
的写输入相应组合（ GW ， BWE ，
和BW
X
）被置为有效进行写入所需
字节（多个） 。 ADSC触发写访问需要一个单时钟
周期完成。给出的地址被加载到
地址寄存器中，而地址前进逻辑
被传递到存储器核心。该ADV输入被忽略
在这个周期。如果全局写进行的，该数据
呈现给DQ
X
被写入相应的地址
位置在存储器核心。如果一个字节写操作进行的，只
所选择的字节写入。一个字节字节期间未选择
写操作将保持不变。一种同步
自定时写入机制被提供以简化
写操作。
由于CY7C1366B / CY7C1367B是一种常见的I / O
设备，输出使能（ OE ）应被撤消HIGH
提交数据到DQ前
X
输入。这样做会
三态输出驱动器。为安全起见， DQ
X
是
自动三态每当一个写周期被检测到，
不管OE的状态。
突发序列
该CY7C1366B / CY7C1367BCY7C1367B提供一个二位
环绕式计数器，由美联储
[1:0]
，实现要么是
交错式或线性突发序列。交错的爆
序列是专门设计用来支持英特尔奔腾
应用程序。线性脉冲串序列被设计为支持
遵循线性脉冲串序列的处理器。爆
顺序是用户可选择通过MODE输入。两
读取和写入，支持突发操作。
主张ADV较低，时钟的上升会自动递增
该数据串计数器中的脉冲串序列中的下一个地址。
读取和写入，支持突发操作。
文件编号： 38-05096牧师* B
第11页共32
