位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第814页 > ADS1625IPAPT > ADS1625IPAPT PDF资料 > ADS1625IPAPT PDF资料1第24页
ADS1625
ADS1626
www.ti.com
SBAS280C - 2003年6月 - 修订2004年6月
FIFO （ ADS1626 ONLY）
该ADS1626包括一个可调节水平先入先出
缓冲器（FIFO）的输出数据。在FIFO允许数据
被临时存储在ADS1626内，以提供更
检索数据时的灵活性，主机控制器。引脚
FIFO_LEV [2：0 ]中设置的FIFO的水平或深度。
注意
这些引脚必须悬空的ADS1625 。
该
FIFO被通过设置FIFO_LEV中的至少一个使能
投入高。表5示出了相应的FIFO电平
和DRDY周期的不同组合
FIFO_LEV [ 2 ： 0 ]设置。为了获得最佳性能，当
使用FIFO ，则建议：
1.
2.
3.
4.
设置IOVDD = 3V 。
数据检索与CLK同步。
尽量减少负载上的输出DOUT [ 17 ： 0 ] 。
确保上升和下降时间的CLK和RD为1ns或
更长的时间。
取RD低。第一，还是最早的，数据会在
数据输出管脚。看完这些数据之后，提前到
下一个数据读通过切换RD 。在接下来的下降沿
RD的，第二数据是存在于数据输出管脚。
持续这样，直到所有的数据已被从读
FIFO ，确保完成时要RD高。
之后，等到DRDY切换和重复
回读循环。图23示出了示例的回读
当FIFO_LEV [2：0 ] = 010 （电平= 4）。
回读注意事项
数据读数的准确数量由FIFO电平设置
一定要读回，每次DRDY切换。一
例外的是，回读，可完全跳过。在这
情况下， DRDY周期增加至512 CLK周期。
图24显示了一个例子，当回读是跳过的
与FIFO级= 4，不要回读或多或少
从FIFO读数比由电平设置。这
中断的FIFO操作，并可能导致DRDY留
低下去。如果发生这种情况，将RESET引脚必须
切换后跟一个RD脉冲。这将重置ADS1626
FIFO和也是数字滤波器，它必须解决
事后才有效数据已准备就绪。请参见第
重置ADS1626 ，
了解更多详情。
表5. FIFO缓冲区级别设置为
ADS1626
FIFO_LEV [2 ：0]的
000
001
010
011
100
101
110
111
FIFO缓冲水平
0 ：禁用，
工作像ADS1625
2
4
6
8
10
12
14
DRDY期
32/fCLK
64/fCLK
128/fCLK
192/fCLK
256/fCLK
320/fCLK
384/fCLK
448/fCLK
设置FIFO水平
FIFO电平设置通常是一个静态选择即
设置在电源首次应用到ADS1626 。如果FIFO
电平需要通电后必须改变，有两个
选项。一种是异步置上销的新值
FIFO_LEV [ 2 ： 0 ]，然后切换RESET 。请记住，
ADS1626将需要重新设定后的定居。见
部分，
重置ADS1626 ，
了解更多详情。该
其它选项可避免需要复位，但需要
与FIFO的电平变化的同步
回读。该FIFO_LEV [2： 0]引脚，必须改变
后RD变高读取第一个数据之后，但在此之前
RD变为低电平，从FIFO中读取的最后数据。新
FIFO电平变为有效，立即和DRDY
期内相应调整。当减小FIFO中
平这种方式，一定要给予足够的时间
数据设定新的，更小的水平之前回读。
图25示出了一个同步FIFO电平的例子
改变为4 8 。
FIFO操作
该ADS1626先进先出收集输出的数
通过对应于该级别设置读数
FIFO_LEV [ 2 ： 0 ]设置。当指定的电平是
达， DRDY是脉冲高，说明在数据
FIFO准备好被读取。的DRDY周期是一个函数
FIFO电平的，如表5所示。为了读取数据，
确保CS为低（这是可以接受的比分扳成低点） ，然后
DRDY
CS
(1)
RD
数据
1(2)
DOUT [17 ：0]
数据
2
数据
3
数据
4
（ 1 ） CS可以接低电平。
（2）数据
1
是最老的数据和数据
4
是最新的。
FIFO读回图23.例如，当FIFO级= 4
24
