初步的技术数据
ADuC834
时序特定网络阳离子
参数
时钟输入
t
CK
t
CKL
t
长实
t
CKR
t
CKF
1/t
CORE
t
CORE
t
CYC
（外部时钟驱动XTAL1 ）
XTAL1期
XTAL1宽度低
XTAL1宽高
XTAL1上升时间
XTAL1下降时间
ADuC834内核时钟频率
4
ADuC834核心时钟周期
5
ADuC834机器周期时间
6
1, 2, 3
（ AV
DD
= 2.7 V至3.6 V或4.75 V至5.25 V ， DV
DD
= 2.7 V至3.6 V或4.75 V至5.25 V ;所有
规格牛逼
民
给T
最大
除非另有说明）。
32.768 kHz外部晶体
民
典型值
最大
30.52
15.16
15.16
20
20
0.098
0.95
0.636
7.6
12.58
122.45
单位
s
s
s
ns
ns
兆赫
s
s
科幻gure
1
1
1
1
1
笔记
1
在测试过程中AC输入的DV驱动
DD
- 0.5 V为逻辑1和0.45 V为逻辑0定时测量在V是由
IH
分钟为一个逻辑1和V
IL
最大
为逻辑0 ，如图2所示。
2
对于计时的目的，端口引脚不再当负载电压为100 mV发生变化浮动。一个端口引脚开始浮动时，从一个100 mV的变化
加载V
OH
/V
OL
电平出现如图2 。
3
C
负载
对于端口0 ， ALE ，
PSEN
输出= 100 pF的;
负载
对于所有其它输出= 80 pF的，除非另有说明。
4
ADuC834内部PLL锁定到的倍数（ 384倍）的32.768 kHz的外部晶振频率提供稳定的12.583 MHz的内部时钟为
系统。所述芯可在该频率或在二进制约数称为Core_Clk经由PLLCON的SFR中选择操作。
5
这个数目的测量是在1.57兆赫的默认Core_Clk工作频率。
6
ADuC834机器周期时间是名义上定义为12 / Core_Clk 。
t
HK
t
的Kr
t
CK L
t
C k的
t
C k的F
图1. XTAL1输入
DV
DD
0.5 V
0.2DV
DD
+ 0 .9V
测试点
0.2DV
DD
0.1V
V
LO A D
V
LO A D
0.1V
0.45V
V
LO A D
+ 0.1V
定时
参考
要点
V
LO A D
0.1V
V
LO A D
V
LO A D
+ 0.1V
图2.时序波形特征
–8–
（ 2002年3月12日） REV 。中国
