初步的技术数据
ADuC834
参数
外部数据存储器读周期
t
RLRH
RD
脉宽
t
AVLL
ALE低后地址有效
t
LLAX
地址保持ALE低后
RD
低到有效数据中
t
RLDV
t
RHDX
数据和地址保持后
RD
t
RHDZ
数据浮动后
RD
ALE低到有效数据中
t
LLDV
t
AVDV
地址中的有效数据
t
LLWL
ALE低
RD
低
地址有效到
RD
低
t
AVWL
t
RLAZ
RD
低到地址浮
t
WHLH
RD
高到ALE高
12.58 MHz的Core_Clk
民
最大
377
39
44
232
0
89
486
550
288
0
119
0
2t
CORE
– 70
8t
CORE
– 150
9t
CORE
– 165
3t
CORE
+ 50
0
t
CORE
+ 40
可变Core_Clk
民
最大
6t
CORE
– 100
t
CORE
– 40
t
CORE
– 35
5t
CORE
– 165
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
科幻gure
4
4
4
4
4
4
4
4
4
4
4
4
188
188
39
3t
CORE
– 50
4t
CORE
– 130
t
CORE
– 40
核心_C LK
勒（ O）
t
W HL ^ h
P性S E
(O)
t
LL DV
t
LL W L
R D所
(O)
t
LR
t
A V W L
t
LD V
t
A V LL
t
LL中的X
t
LA
P 2 O 5 RT 0 （ I / O）
A0
A 7
（下）
数据（IN）的
t
高清X
t
R H DZ
t
A V DV
P 2 O 5 RT 2 （ O）
A1 6
A 23
A8
A15
图4.外部数据存储器读周期
–10–
（ 2002年3月12日） REV 。中国
