初步的技术数据
ADuC834
DAC
该ADuC834集成了一个12位，电压输出DAC导通
芯片。它能够驱动的轨到轨电压输出缓冲
为10kΩ / 100 pF的。它有两个可选范围， 0 V至V
REF
（该
内部带隙2.5 V基准电压）和0 V至AV
DD
。它可以
工作在12位或8位模式。该DAC具有一个控制寄存器
之三， DACCON ，和两个数据寄存器， DACH / L 。该DAC
输出可被编程为显示第3脚或销12。
应当指出的是在12位模式时，DAC输出电压
将尽快DACL数据SFR已经更新令状
10 ;因此，该DAC数据寄存器应予以更新
DACH第一其次是DACL.5The 12位DAC的数据应
写入DACH / L右对齐，这样DACL CON-
包括作为低8位，并且DACH的下半字节
包含高4位。
表XV 。 DACCON SFR位功能
位
7
6
5
4
名字
---
---
---
DACPIN
描述
留作将来使用。
留作将来使用。
留作将来使用。
DAC输出引脚选择。
SET
由用户直接将DAC输出引脚12 （ P1.7 / AIN4 / DAC ） 。
清除
由用户直接将DAC输出引脚3 （ P1.2 / DAC / IEXC1 ） 。
DAC的8位模式位。
SET
通过用户使8位DAC的操作。在这种模式下， 8位中的DACL SFR被路由至
高8位的DAC和低4位的DAC被设置为零。
清除
由用户来操作的DAC在其运作正常的12位模式。
DAC输出范围位。
SET
由用户配置的0 DAC系列 - AV
DD
.
清除
由用户配置的0 DAC范围 - 2.5V （V
REF
).
DAC清除位。
SET
为“1” ，使能DAC正常操作。
清除
为“0”由用户复位DAC数据寄存器DACL / H至零。
DAC使能位。
SET
为“1” ，使能DAC正常操作。
清除
为“0”由用户来掉电的数模转换器。
DAC数据寄存器
3
DAC8
2
DACRn
DACCLR
1
0
DACEN
DACH / L
功能
SFR地址
上电默认值
位寻址
使用D / A转换器
DAC数据寄存器，写的
DACL （ DAC数据低字节）
DACH （ DAC数据高字节）
00H
No
用户更新DAC输出。
->FBH
->FCH
->Both寄存器
->Both寄存器
片上的D / A转换器的结构包括一个电阻器的
接着一个输出缓冲放大器，所述功能串DAC
其中性等价物示于图30 。
AVD
V R EF
一个DUC 834
R
产量
B ü F FE
R
2 0 DA C 0
R
室内运动场
D是A B L E
（F RO M MC U）
R
这种架构的特点包括内在保证单
张力和卓越的微分线性。如图
图30 ，参考源的每个DAC是用户可选择
在软件中。它可以是视听
DD
或V
REF 。
在0至AV
DD
模式，
从0V DAC输出传递函数跨越的电压
年龄在AV
DD
引脚。在0至V
REF
模式时，DAC输出
从0V传递函数跨越到内部V
REF
(2.5V).
DAC输出缓冲放大器设有一个真正的轨到轨
输出级执行。这意味着，卸载，每
输出可摆动至在不到两个为100mV
AV
DD
和地面。此外， DAC的线性度规格
（驱动10KΩ电阻负载接地时）保证
通过充分的传递函数
除了
码0至48 ，并且，在0-
到AV
DD
唯一模式，代码3945到4095 。
近地面和V线性退化
DD
是由饱和
灰输出放大器，和一个一般表示其
效果（忽略偏移&增益误差）示于图
31.在图31中的虚线表示
理想
转让
功能，并且，实线表示什么的传递函数
化可能看起来像端点非线性因
饱和输出放大器。
–41–
R
图30.电阻串DAC功能等同
REV 。中华人民共和国（ 2002年3月12日）
