AD7715–SPECIFICATIONS
（ AV
A
Pa
rameter
系统校准
正满量程校准极限
14
负满量程校准极限
14
偏移校准限制
15
输入范围
15
电源要求
电源电压
AV
DD
电压（ AD7715-3 ）
AV
DD
电压（ AD7715-5 ）
DV
DD
电压
电源电流
AV
DD
当前
A版
= +3 V至+5 V ， DV
DD
= +3 V至+5 V ， REF IN （ + ） = 1.25 V（ AD7715-3 ）或+ 2.5V
（ AD7715-5 ） ; REF IN （ - ） = AGND ; MCLK IN = 1 MHz至2.4576兆赫，除非另有说明。所有规格牛逼
民
给T
最大
除非另有说明）。
DD
单位
V最大
V最大
V最大
V分钟
V最大
条件/评论
GAIN为选定的PGA增益（ 1 ， 2 ， 32或128 ）
GAIN为选定的PGA增益（ 1 ， 2 ， 32或128 ）
GAIN为选定的PGA增益（ 1 ， 2 ， 32或128 ）
GAIN为选定的PGA增益（ 1 ， 2 ， 32或128 ）
GAIN为选定的PGA增益（ 1 ， 2 ， 32或128 ）
(1.05
×
V
REF
） / GAIN
–(1.05
×
V
REF
） / GAIN
–(1.05
×
V
REF
） / GAIN
0.8
×
V
REF
/ GAIN
(2.1
×
V
REF
） / GAIN
3到3.6
4.75至5.25
3至5.25
V
V
V
对于指定的性能
对于指定的性能
对于指定的性能
AV
DD
= 3.3 V或5 V增益= 1 128 （F
CLK IN
= 1 MHz）或
增益= 1或图2（f
CLK IN
= 2.4576兆赫）
一般为0.2毫安。对设置寄存器BUF位= 0
通常为0.4毫安。对设置寄存器BUF位= 1
AV
DD
= 3.3 V或5 V增益= 32或128 （F
CLK IN
= 2.4576兆赫）
16
通常为0.3毫安。对设置寄存器BUF位= 0
通常情况下0.8毫安。对设置寄存器BUF位= 1
数字I / PS = 0 V或DV
DD
。外部MCLK IN
通常情况下0.15毫安。 DV
DD
= 3.3 V. F
CLK IN
= 1兆赫
通常为0.3毫安。 DV
DD
= 5 V F
CLK IN
= 1兆赫
通常为0.4毫安。 DV
DD
= 3.3 V. F
CLK IN
= 2.4576兆赫
通常为0.6毫安。 DV
DD
= 5 V F
CLK IN
= 2.4576兆赫
AV
DD
DV
DD
= 3.3 V.数字I / PS = 0 V或DV
DD
。外部MCLK IN
BUF位= 0。所有增益1 MHz的时钟
BUF位= 1。所有增益为1 MHz的时钟
BUF位= 0增益= 32或128 @频率
CLK IN
= 2.4576兆赫
BUF位= 1，增益= 32或128 @频率
CLK IN
= 2.4576兆赫
AV
DD
DV
DD
= + 5V数字I / PS = 0 V或DV
DD
。外部MCLK IN
BUF位= 0。所有增益1 MHz的时钟
BUF位= 1。所有增益为1 MHz的时钟
BUF位= 0增益= 32或128 @频率
CLK IN
= 2.4576兆赫
BUF位= 1，增益= 32或128 @频率
CLK IN
= 2.4576兆赫
外部MCLK IN = 0 V或DV
DD
。通常情况下10
A.
V
DD
= +5 V
外部MCLK IN = 0 V或DV
DD
。通常情况下5
A.
V
DD
= +3.3 V
0.27
0.6
0.5
1.1
DV
DD
当前
17
0.18
0.4
0.5
0.8
见注19
1.5
2.65
3.3
5.3
正常模式功耗
17
3.25
5
6.5
9.5
20
10
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
dB典型值
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
A
最大
A
最大
电源抑制
18
正常模式功耗
17
待机（电源关闭）电流
20
待机（电源关闭）电流
20
笔记
1
温度范围如下：A版本， -40 ° C至+ 85°C 。
2
的校正是有效的转化，使这些误差是在表V至第十二所示的转换噪声的量级。这适用于校准后
温度的兴趣。
3
校准在任何温度下会删除这些漂移误差。
4
正满量程误差包括零刻度误差（单极性偏移误差或双极性零误差），并适用于单极性和双极性输入范围。
5
满量程漂移包括零刻度漂移（单极性偏移漂移或双极性零漂移），并适用于单极性和双极性输入范围。
6
增益误差不包括零刻度误差。它的计算公式为单极性范围和满刻度误差 - 双极性零误差满刻度误差 - 单极性偏移误差
对于双极性范围。
7
增益误差漂移不包括单极性失调漂移/双极性零点漂移。这实际上是一部分的漂移，如果零刻度校准只进行。
8
这些数字被设计和/或特性保证。
9
这种共模电压范围内是允许的，前提是关于AIN （ + ）或AIN输入电压（ - ）不走更积极比AV
DD
+ 30 mV或走得更消极
略去比AGND - 30毫伏。
10
上AIN（+ ）的模拟输入电压范围这里给出关于对AIN的电压（ - ）。在模拟输入端的电压绝对不应该去更多的位置
略去比AV
DD
+ 30 mV或走得更负比AGND - 30毫伏。
11
V
REF
= REF IN （ + ） - REF IN （ - ） 。
12
这些逻辑输出电平适用于输出，只有当它被装入一个CMOS负载的MCLK 。
13
在+ 25 ° C样品测试，以确保合规性。
14
校准后，如果模拟输入超过正满量程时，转换器将输出全1 。如果模拟输入电压低于负满量程，则设备会
输出全0 。
15
这些校准和量程限制适用于所提供的绝对电压模拟量输入不超过AV
DD
+ 30 mV或去比AGND更负 -
30毫伏。偏移校准限制既适用于单极零点和双极零点。
16
假定设置寄存器CLK位被设定为校正对应于所述主时钟的频率的状态。
17
使用时在MCLK引脚上的晶体或陶瓷谐振器作为时钟源设备时， DV
DD
电流和功耗将取决于
晶体或谐振器类型（见时钟和振荡器电路部分） 。
18
测量直流和适用于所选择的通带。 PSRR在50赫兹将超过120分贝25赫兹或50赫兹的滤波器陷波。 PSRR在60赫兹将超过120分贝
用20赫兹或60赫兹的滤波器陷波。
19
PSRR取决于增益。 1增益：84 dB典型值; 2增益90 dB典型值; 95分贝典型值： 32和128的收益。
20
如果外部主时钟继续在待机模式下运行，待机电流增加至50
A
典型的。当使用在整个晶体或陶瓷谐振器
MCLK引脚作为时钟源器件，内部振荡器继续在待机模式下运行，功耗取决于晶体或
谐振器类型（请参阅待机模式部分） 。
特定网络阳离子如有更改，恕不另行通知。
–4–
版本C
