ADV7302A/ADV7303A
P_HSYNC
P_VSYNC
a
P_BLANK
Y7–Y0
Y0
Y1
Y2
Y3
S7–S0
Cr0
Cr1
Cr2
Cr3
C7–C0
Cb0
Cb1
Cb2
Cb3
b
A = 16 CLKCYCLES FOR 525P
A = 12 CLKCYCLES FOR 626p
A = 44 CLKCYCLES支持1080i
A = 70 CLKCYCLES支持720P
所推荐的标准
B（ MIN ） = 122 CLKCYCLES FOR 525P
B（ MIN ） = 132 CLKCYCLES FOR 625p
B（ MIN ） = 236 CLKCYCLES支持1080i
B（ MIN ） = 300 CLKCYCLES支持720P
图12.高清输入时序图
HSYNC
场
PAL = 12个时钟/ 2
NTSC = 16个时钟/ 2
空白
像素
数据
Cb
Y
Cr
Y
PAL = 132
NTSC = 122
CLOCK/2
CLOCK/2
图13. SD时序输入的时序模式1
t
3
SDA
t
5
t
3
t
6
SCLK
t
1
t
2
t
7
t
4
t
8
图14. MPU端口时序图
REV 。一
–11–
