ADV7302A/ADV7303A
MPU端口说明
该ADV7302A / ADV7303A支持2线串行（ IC的COM
兼容）微处理器总线驱动多个外设。两
输入，串行数据（ SDA）和串行时钟（ SCL ） ，携带Infor公司
连接到总线上的任何设备之间形变。每个从机
装置由一个唯一的地址识别。该ADV7302A /
ADV7303A具有读取和四种可能的从地址
写操作。这些都是对每个设备唯一的地址，并
示于图15和图16中的LSB设置读或
写操作。逻辑电平“ 1 ”对应于一个读操作，
而逻辑电平“0 ”对应于写操作。 A1设置
由ADV7302A / ADV7303A的设置ALSB引脚为逻辑
电平“0”或逻辑电平“1”。当ALSB被设置为“ 1 ”，也就是
对我更大的输入带宽
2
线，这使得高
该总线上的数据传输速率。当ALSB被设置为“ 0 ”，有
降低对我的输入带宽
2
C火车，这意味着
少于50毫微秒的脉冲将不会传递到我
2
C内部CON-
控制器。此模式推荐在嘈杂的系统。
1
1
0
1
0
1
A1
地址
控制
成立了由
ALSB
读/写
控制
0
1
写
读
X
2
逻辑“ 0”的第一个字节的LSB意味着主机
将信息写入到外围设备。在逻辑“ 1 ”的LSB
该网络的第一个字节表示该主机将读到的信息
从周。
该ADV7302A / ADV7303A作为一个标准的从设备
总线。 SDA引脚上的数据为8位长，支持
7位地址加R / W位。这解释了第一个字节
作为装置地址，第二个字节作为起始
子地址。子地址的自动增量允许数据
写入或从起始子地址读出。数据传输
总是由一个停止条件终止。用户也可以
访问任何唯一的子地址寄存器在一个接一个的基础
无需更新所有的寄存器。
停止和启动条件可以在任何阶段期间被检测
数据传输。如果这些条件都被断言的顺序不
与正常读操作和写操作时，会引起一个二份
diate跳转到空闲状态。在给定的SCLK高发期，
用户应该只发出一个起始条件，一个停止条件
化，或单一停止条件后跟一个开始
条件。如果无效的子地址是由用户发出的，该
ADV7302A / ADV7303A不会发出确认信号，并且将
返回到待机状态。如果在自动增量模式下用户
超过了最高子地址，以下将采取行动：
1.在阅读模式下，最高子地址寄存器的内容将
继续输出，直到主设备发出NO-
承认。这表示一个读结束。无应答
条件是其中SDA线未被拉低第九
脉搏。
2.在写模式，为无效字节的数据不会被
装入任意子地址寄存器，一个无应答会
由ADV7302A / ADV7303A发出的，并且部分将
返回到待机状态。
之前写入的副载波频率寄存器，它是一个要求一
彪认为ADV7302A / ADV7303A已被重置，至少
因为一旦开机。
四个副载波频率寄存器必须更新
首先是副载波频率寄存器0的子载波
频率将不会更新，直到最后的副载波频率
寄存器的字节已经收到ADV7302A / ADV7303A 。
图17示出了用于读出时序的数据传输的示例
并开始和停止条件。
图18示出了总线写入和读取序列。
SDATA
图15. ADV7302A从地址= D4H
0
1
0
1
0
1
A1
地址
控制
成立了由
ALSB
读/写
控制
0
1
写
读
X
图16. ADV7303A从地址= 54H
以控制总线上的各种设备，下列方案
必须遵循。首先，在主机启动用estab-数据传输
利升一开始条件，由高向低转换的定义
SDA ，而SCLK仍然很高。这表明，一个地址/
数据流将跟随。所有外围设备的启动条件作出回应
倒腾下一个八位（ 7位地址+ R / W位） 。该位
从MSB被转移下来到LSB 。该外设
通过拉动数据识别所发送的地址进行响应
在第九个时钟脉冲线为低。这就是所谓的
应答位。所有其它器件从总线退出这个
点并保持空闲状态。空闲状态是其中
设备监控SDA和SCLK线等待
启动条件和正确的传输地址。在R / W
位决定数据的方向。
SCLOCK
S
1–7
8
9
1–7
8
9
1–7
8
9
P
停止
START ADRR R / W ACK
SUBADDRESS ACK
数据
确认
图17.总线数据传输
–14–
REV 。一
