ADV7302A/ADV7303A
CLKIN_A
t
9
控制
I / PS
P_HSYNC ，
P_VSYNC ，
P_BLANK
Y7–Y0
Cb0
t
10
Y0
Cr0
Y1
Crxxx
YXXX
t
11
控制
O / PS
S_HSYNC ，
S_VSYNC
t
12
t
13
t
14
t
9
=时钟的时候，
t
10
=时钟低电平时间，
t
11
=数据建立时间，
t
12
=数据保持时间
图6. PS 4：2： 2 1 8比特交错@ 54兆赫，输入模式：PS 54 MHz输入（输入
模式在子地址01H = 111 ）
CLKIN_A
t
9
控制
I / PS
S_HSYNC ，
S_VSYNC ，
S_BLANK
t
10
t
12
在从
模式
S7–S0
Cb
Y
Cr
Y
Cb
Y
t
11
控制
O / PS
S_HSYNC ，
S_VSYNC
t
13
主/从
与模式
EAV / SAV
t
14
图7. 8位SD像素输入时序图，输入模式： SD仅为输入（在子地址01H = 000输入模式）
–8–
REV 。一
