2001年5月14日Rev.1.0
三菱微型计算机
32171集团
单芯片32位CMOS微机
CPU指令集
在M32R采用RISC架构，支持共
83分立的说明。
算术运算
添加
ADD3
ADDI
ADDV
ADDV3
ADDX
负
子
SUBV
SUBX
添加
添加3操作数
立即加入
添加（有溢出检查）
添加3操作数
带进位加法
否定
减
减（与溢出检查）
减法借位
（1）加载/存储指令
执行存储器和寄存器之间的数据传送。
LD
六味地黄丸
LDUB
LDH
LDUH
LOCK
ST
机顶盒
某事
开锁
负载
负载字节
负载无符号字节
加载半字
加载未签名的半字
负载锁定
商店
存储字节
存储半字
商店解锁
乘法/除法
DIV
DIVU
MUL
REM
REMU
DIVIDE
无符号划分
乘
其余
其余符号
（ 2 ）转移指令
进行注册登记或转移登记，以直接
转让
.
LD24
LDI
MV
MVFC
MVTC
SETH
加载24位立即
立即加载
移动寄存器
从控制寄存器移动
移动到控制寄存器
设置高16位
移
SLL
SLL3
SLLI
SRA
SRA3
SRAI
SRL
SRL3
SRLI
移
移
移
移
移
移
移
移
移
左逻辑
左逻辑三操作数
左逻辑即时
正确的算术
正确的算术3操作数
正确的算术立即
正确的逻辑
正确的逻辑三操作数
正确的逻辑立即
（5）说明DSP功能
（ 3 ）转移指令
用来改变程序流程。
BC
科C-位
BEQ
科平等
BEQZ
科等于零
BGEZ
分支上大于或等于零
BGTZ
科大于零
BL
分公司和链接
BLEZ
分支上小于或等于零
BLTZ
科小于零
BNC
科不是C位
BNE
科不等于
BNEZ
分公司不等于零
BRA
支
JL
跳转和链接
JMP
跳转
NOP
无操作
执行32位
×
16位或16位
×
16位乘法或sum-
的副产物的计算。这些指令也进行
舍入累加器数据或准确的传递
mulator和通用寄存器。
MACHI
MACLO
MACWHI
MACWLO
MULHI
MULLO
MULWHI
MULWLO
MVFACHI
MVFACLO
MVFACMI
MVTACHI
MVTACLO
RAC
RACH
乘法累加器高位
半字
乘法累加低位
半字
乘法累加字和
高阶半字
乘法累加字和
低阶半字
乘高阶半字
乘低位半字
乘字和高位
半字
乘法字和低位
半字
从累加器高位字移动
从累加器低位字移动
从累加器中间阶上移
字
移动到累加器高位字
移动到累加器低位字
圆形累加器
圆形累加器半字
（4 ）算术/逻辑指令
进行比较，运算/逻辑运算，乘法
灰/格，或寄存器之间转移。
比较
CMP
CMPI
cmpu
CMPUI
比较
立即比较
无符号比较
比较无符号立即
逻辑运算
和
AND3
不
OR
OR3
XOR
XOR3
和
和3操作数
逻辑不
OR
或3操作数
异或
异或3个操作数
（ 6 ）企业所得税的相关说明
启动陷阱还是从企业所得税处理返回。
RTE
陷阱
从EIT返回
陷阱
33
