2001年5月14日Rev.1.0
三菱微型计算机
32171集团
单芯片32位CMOS微机
3通道高速串行I / O的
微型计算机包含三个信道的串行I / O的
由两个通道，可以用于CSIO模式被设定的
（时钟同步串行I / O）或UART模式（ asynchro-
理性的串行I / O）和一个其它信道，只能被设置
为UART模式。
将SIO所具有的功能，以产生DMA传输重新
当数据接收完成或任务发送稳压
存器变空，并且能够高速串行
而不会引起任何额外的CPU负载的通信。
串行I表14大纲/ O
项
信道数
内容
CSIO / UART ：2通道（ SIO0 ， SIO1 ）
只有UART ： 1通道（ SIO2 ）
时钟
在CSIO模式：内部时钟/外部时钟，可选择的（注1）
在UART模式：内部时钟只
传输模式
BRG计数sourcef
数据格式
发送半双工，收到半双工，发送/接收全双工
（ BCLK ） ， F（ BCLK ） / 8 ， F（ BCLK ） / 32 ， F（ BCLK ） / 256 （当选择内部时钟时） （注2 ）
CSIO模式：
数据长度=固定为8位
为了转移=固定为LSB在前
UARTmode ：
起始位= 1位
字符长度= 7,8或9位
奇偶校验位=添加或不添加（添加时，奇偶校验之间选择）
停止位= 1或2位
为了转移=固定为LSB在前
波特率
CSIO模式：
UARTmode ：
错误检测
CSIO模式：
UARTmode ：
每秒152比特每秒2兆比特（用F（ BCLK ） = 20 MHz工作时）
每秒19比特到每秒156千位（以f （ BCLK ） = 20 MHz工作时）
只有溢出错误
超限，奇偶校验错误和帧错误
（由于误差总和位表示已发生差错）
固定周期时钟
输出功能
当使用SIO0和SIO1如UART ，此函数输出从SCLK引脚一个分频的2 BRG时钟。
注1 ：在CSIO模式下，外部时钟的最大输入频率是f（ BCLK ）除以16 。
注2 ：当F（ BCLK ）中选择了BRG计数源时， BRG设定值受到限制。
29
