位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1061页 > CY9C62256-70PI > CY9C62256-70PI PDF资料 > CY9C62256-70PI PDF资料4第2页
初步
概观
在CY9C62256是一个字节宽的MRAM内存。内存
阵列逻辑上组织为32,768 ×8 ，并访问
采用业界标准的并行异步SRAM样
界面。在CY9C62256本质上是非易失性的，报价
写的过程中突然断电保护。功能操作
所述MRAM的类似于SRAM型器件，否则。
内存架构
用户访问每个32,768内存位置有八个数据
通过并行接口的位。在内部，所述存储器阵列
分为512行8块X每64列。
访问和周期时间是相同的读取和写入
内存操作。不同于EEPROM或闪存，它不是
要轮询设备，因为写了一个现成的条件
发生在公交车的速度。
内存操作
在CY9C62256被设计以类似于的方式操作
其他的单字节宽，内存产品。对于用户熟悉
BBSRAM ，所述MRAM性能优越。对于用户
熟悉EEPROM ，闪存和FeRAM的，明显的differ-
分配办法由MRAM的高写入性能产生
技术和更高的擦写次数。
所有的存储器阵列的位在时间设置为逻辑“1”的
出货。
读操作
一个读周期开始时WE（写使能吧）是
无效（高）和CE （片选吧）和OE （输出
启用吧）为低电平有效。由指定的唯一地址
15个地址输入（ A0 - A14）定义了32,768的
数据的字节将被访问。有效数据将可在
T内的八个输出引脚
AA
（访问时间）之后的最后
地址输入是稳定的，提供该CE及OE访问时间
也满足了。如果CE和OE访问时间不满意
然后将数据访问，必须从测定
后来发生的信号（CE或OE ）和限制性的参数是
要么吨
ACE
对于CE或T
美国能源部
为OE ，而不是地址
访问。
写周期
在CY9C62256启动写周期每当WE和
CE信号有效（低电平）后地址输入是稳定的。
CE后期出现下降沿，否则我们将确定
开始写周期。在写周期被终止
早前上升CE或WE的边缘。所有地址输入必须是
保持有效的整个写周期。在OE控制信号
在写周期应保持无效（高），以避免总线
争。但是，如果启用输出驱动器（ CE和
OE激活） ，我们将禁止在T输出
HZWE
从WE
下降沿。
不像其它非易失性存储器技术，不存在
写延迟与MRAM 。发生在整个存储器操作
在一个总线周期。因此，任何操作，包括读
或者可以写下面写立即发生。数据轮询，
与EEPROM器件中使用的技术，以确定是否写入是
完全是多余的。页写，用一种技术
加强EEPROM写入性能也不必要
由于固有的快速写周期时间的MRAM 。
总的写入时间为整个阵列256K为2.3毫秒。
文件编号： 38-15001牧师* E
CY9C62256
写保护和数据保留模式
此功能可以防止因疏忽而写。该
CY9C62256提供了V全功能的能力
CC
更大
比4.5V和写保护之下4.0V的器件。数据
保持在无Ⅴ的
CC
。在上电时，
正常操作就可以恢复20
s
经过V
PFD
被达到。
请参阅第8页的详细信息。
突然停电损失 - “布朗去”
非易失性RAM连续监视V
CC
。如若
下面的操作范围内的电源电压的衰减，则
CY9C62256自动写保护自己，所有的输入
成为不在意，所有输出变为高阻抗。
请参阅第8页的详细信息。
硅签字/设备ID
可用于对设备的用户的额外的64字节的MRAM的
ID。通过提高A9到V
CC
+ 2.0V ，并通过使用地址位置
00 （十六进制） ，以3F （十六进制）上的地址引脚A7 ， A6 ， A14 ， A13 ， A12
和A0 （从MSB到LSB ）分别附加字节可
以同样的方式来访问作为常规存储器阵列
140 ns的存取时间。从投入高滴A9
(V
CC
+ 2.0V ）至< V
CC
将设备返回到正常操作
经过140 ns的延迟。
地址（ MSB到LSB ）
A7 A6 A14 A13 A12 A0
00h
01h
02H - 3Fh的
描述
制造商ID
器件ID
用户空间
ID
34h
40h
62字节
所有用户空间位以上是在时间设置为逻辑“1”的
出货。
磁屏蔽
CY9C62256是从通过外部磁场的保护
一种“磁屏蔽”覆盖整个应用
存储器阵列。
应用
电池备份SRAM （ SRAM BB ）更换
CY9C62256是用来取代（即插即用）现有
BBSRAM而省去了电池和V
CC
监控IC ，降低了成本和电路板空间和提高
系统的可靠性。
具有多个部件和组件相关联的成本
和制造费用与电池相关的支持
SRAM被用单片的MRAM消除。 CY9C62256
消除了多个组件，连接器，模块，现场
维护和常见的BB环境问题
SRAM 。 MRAM是一种真正的非易失性RAM的高perfor-
曼斯，高耐用性和数据保留。
电池支持的SRAM被迫监视V
CC
为了
切换到备用电池。这是修改现有的用户
设计使用MRAM取代BB的SRAM ，可以消除
V
CC
控制器IC以及电池。 MRAM执行此
功能芯片。
费用：
两个组件和制造成本
电池备份SRAM的开销是很高的。此外，还有
内置的返工步骤所需的电池安装的情况下
第11 2
