初步
CY9C62256
32K ×8非易失性磁性CMOS RAM
特点
100％的外形，装配，功能兼容32K × 8
微功耗SRAM （ CY62256 ）
- 快速读写访问： 70纳秒
电压范围： 4.5V - 5.5V操作
- 低功耗： 330 mW的活动; 495
W
待机
易于内存扩展CE和OE特点
TTL兼容的输入和输出
自动断电时取消
替代32K × 8备用电池（ BB ） SRAM ， SRAM ，
的EEPROM ， FeRAM的或闪存
数据自动写入断电时保护
写周期耐力： > 10
15
周期
数据保存： > 10年
从外部磁场屏蔽
额外的64字节设备识别和跟踪
温度范围
- 商业： 0 ° C至70℃
- 工业 - 40 ° C至85°C
JEDEC STD 28引脚DIP （ 600密耳） ， 28引脚（ 300 mil）的SOIC ，
和28引脚TSOP - 1封装。此外，在450万可
宽（ 300密耳的车身宽度） 28引脚窄体SOIC 。
功能说明
该CY9C62256是一个高性能的CMOS非易失性
RAM采用了先进的磁RAM （ MRAM ）
流程。的MRAM是非易失性的存储器操作为
快速读写的RAM 。它提供的数据保存为更
十几年，同时消除了可靠性问题，
官能缺点和系统设计的复杂性
电池备份SRAM ， EEPROM ，闪存和FeRAM的。其快速
写和高写周期耐力使它优于
其他类型的非易失性存储器。
在CY9C62256操作非常类似于SRAM器件。
内存的读写周期需要相同的时间。在MRAM
存储器是非易失性的，由于其独特的磁处理。
与BBSRAM的CY9C62256是一个真正的单片nonvol-
atile内存。它提供了一种快速的相同功能性益处
写与不相关的严重缺点
模块和电池或混合动力的存储解决方案。
这些功能使得CY9C62256理想的非易失性
需要频繁或快速写操作的存储器应用
单字节宽的环境。
在CY9C62256提供商用和工业
温度范围。
逻辑框图
销刀豆网络gurations
SOIC / DIP
顶视图
A
5
A
6
A
7
A
8
A
9
A
10
A
11
A
12
A
13
A
14
I / O
0
I / O
1
I / O
2
GND
OE
A
1
A
2
A
3
A
4
WE
V
CC
A
5
A
6
A
7
A
8
A
9
A
10
A
11
22
23
24
25
26
27
28
1
2
3
4
5
6
7
INPUTBUFFER
A
11
A
10
A
9
A
8
A
7
A
6
A
3
A
2
A
1
CE
WE
OE
A
5
A
4
A
14
A
13
A
12
A
0
行解码器
I / O
0
I / O
1
检测放大器
硅签名。
512x512
Y
ARRA
I / O
2
I / O
3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
WE
A
4
A
3
A
2
A
1
OE
A
0
CE
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
21
20
19
18
17
16
15
14
13
12
11
10
9
8
I / O
4
I / O
5
COLUMN
解码器
动力
DOWN &
写
保护
I / O
6
I / O
7
TSOP I
顶视图
（不按比例）
A
0
CE
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
GND
I / O
2
I / O
1
I / O
0
A
14
A
13
A
12
赛普拉斯半导体公司
文件编号： 38-15001牧师* E
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的二零零四年十一月十五日
初步
概观
在CY9C62256是一个字节宽的MRAM内存。内存
阵列逻辑上组织为32,768 ×8 ，并访问
采用业界标准的并行异步SRAM样
界面。在CY9C62256本质上是非易失性的，报价
写的过程中突然断电保护。功能操作
所述MRAM的类似于SRAM型器件，否则。
内存架构
用户访问每个32,768内存位置有八个数据
通过并行接口的位。在内部，所述存储器阵列
分为512行8块X每64列。
访问和周期时间是相同的读取和写入
内存操作。不同于EEPROM或闪存，它不是
要轮询设备，因为写了一个现成的条件
发生在公交车的速度。
内存操作
在CY9C62256被设计以类似于的方式操作
其他的单字节宽，内存产品。对于用户熟悉
BBSRAM ，所述MRAM性能优越。对于用户
熟悉EEPROM ，闪存和FeRAM的，明显的differ-
分配办法由MRAM的高写入性能产生
技术和更高的擦写次数。
所有的存储器阵列的位在时间设置为逻辑“1”的
出货。
读操作
一个读周期开始时WE（写使能吧）是
无效（高）和CE （片选吧）和OE （输出
启用吧）为低电平有效。由指定的唯一地址
15个地址输入（ A0 - A14）定义了32,768的
数据的字节将被访问。有效数据将可在
T内的八个输出引脚
AA
（访问时间）之后的最后
地址输入是稳定的，提供该CE及OE访问时间
也满足了。如果CE和OE访问时间不满意
然后将数据访问，必须从测定
后来发生的信号（CE或OE ）和限制性的参数是
要么吨
ACE
对于CE或T
美国能源部
为OE ，而不是地址
访问。
写周期
在CY9C62256启动写周期每当WE和
CE信号有效（低电平）后地址输入是稳定的。
CE后期出现下降沿，否则我们将确定
开始写周期。在写周期被终止
早前上升CE或WE的边缘。所有地址输入必须是
保持有效的整个写周期。在OE控制信号
在写周期应保持无效（高），以避免总线
争。但是，如果启用输出驱动器（ CE和
OE激活） ，我们将禁止在T输出
HZWE
从WE
下降沿。
不像其它非易失性存储器技术，不存在
写延迟与MRAM 。发生在整个存储器操作
在一个总线周期。因此，任何操作，包括读
或者可以写下面写立即发生。数据轮询，
与EEPROM器件中使用的技术，以确定是否写入是
完全是多余的。页写，用一种技术
加强EEPROM写入性能也不必要
由于固有的快速写周期时间的MRAM 。
总的写入时间为整个阵列256K为2.3毫秒。
文件编号： 38-15001牧师* E
CY9C62256
写保护和数据保留模式
此功能可以防止因疏忽而写。该
CY9C62256提供了V全功能的能力
CC
更大
比4.5V和写保护之下4.0V的器件。数据
保持在无Ⅴ的
CC
。在上电时，
正常操作就可以恢复20
s
经过V
PFD
被达到。
请参阅第8页的详细信息。
突然停电损失 - “布朗去”
非易失性RAM连续监视V
CC
。如若
下面的操作范围内的电源电压的衰减，则
CY9C62256自动写保护自己，所有的输入
成为不在意，所有输出变为高阻抗。
请参阅第8页的详细信息。
硅签字/设备ID
可用于对设备的用户的额外的64字节的MRAM的
ID。通过提高A9到V
CC
+ 2.0V ，并通过使用地址位置
00 （十六进制） ，以3F （十六进制）上的地址引脚A7 ， A6 ， A14 ， A13 ， A12
和A0 （从MSB到LSB ）分别附加字节可
以同样的方式来访问作为常规存储器阵列
140 ns的存取时间。从投入高滴A9
(V
CC
+ 2.0V ）至< V
CC
将设备返回到正常操作
经过140 ns的延迟。
地址（ MSB到LSB ）
A7 A6 A14 A13 A12 A0
00h
01h
02H - 3Fh的
描述
制造商ID
器件ID
用户空间
ID
34h
40h
62字节
所有用户空间位以上是在时间设置为逻辑“1”的
出货。
磁屏蔽
CY9C62256是从通过外部磁场的保护
一种“磁屏蔽”覆盖整个应用
存储器阵列。
应用
电池备份SRAM （ SRAM BB ）更换
CY9C62256是用来取代（即插即用）现有
BBSRAM而省去了电池和V
CC
监控IC ，降低了成本和电路板空间和提高
系统的可靠性。
具有多个部件和组件相关联的成本
和制造费用与电池相关的支持
SRAM被用单片的MRAM消除。 CY9C62256
消除了多个组件，连接器，模块，现场
维护和常见的BB环境问题
SRAM 。 MRAM是一种真正的非易失性RAM的高perfor-
曼斯，高耐用性和数据保留。
电池支持的SRAM被迫监视V
CC
为了
切换到备用电池。这是修改现有的用户
设计使用MRAM取代BB的SRAM ，可以消除
V
CC
控制器IC以及电池。 MRAM执行此
功能芯片。
费用：
两个组件和制造成本
电池备份SRAM的开销是很高的。此外，还有
内置的返工步骤所需的电池安装的情况下
第11 2
初步
表面贴装装配。这可以通过消除
MRAM 。在案件DIP电池备份模块，装配
技术被限制在通孔组件和
不使用水冲洗电路板。
系统可靠性：
电池备份SRAM本质上是
容易受到冲击和振动。此外，负
电压，即使一时冲，对任何一个引脚
电池备份SRAM可能导致数据丢失。负
电压使得电流可直接从电池中汲取，
削弱了电池，并且减少其容量随着时间的推移。在
一般情况下，没有办法监视丢失的电池容量。
MRAM保证两端的电压范围内可靠工作
与固有的非易失性。
空间：
在DIP模块，电池备份SRAM占用电路板
空间的高度与规定的通孔装配。 MRAM是
表面贴装，以及DIP封装。
现场维护：
电池最终必须被替换
这就形成一种固有的维护问题。尽管
寿命长的突起，它是很难知道有多长的电池
将持续，考虑到所有这些降低的因素。
环境：
锂离子电池是一个潜在的处置
负担，认为火灾的危险。 MRAM消除了所有
通过一个真正的单片非易失性解决方案等问题。
用户提供集成的实时更换电池支持的SRAM
实时时钟（ RTC ），在同一个包可能需要移动
RTC功能在系统内的不同位置。
EEPROM重置
CY9C62256也可以替代EEPROM的电流应用
系统蒸发散。 CY9C62256的引脚排列和功能兼容
CY9C62256
单字节宽的EEPROM ，但是它并不需要杠数据轮询
页写和硬件写保护，由于其快速写入和
意外的写保护功能。
用户MRAM取代EEPROM可消除
页面模式运行，简化了标准的异步
写。此外，杠数据轮询可以消除，因为
每个字节被写入同一个周期内完成。所有的写操作都
在70纳秒完成。
FeRAM的更换
FeRAM的要求在下降沿锁存地址
CE的，这增加了系统的开销在管理CE和
自锁功能。 MRAM消除了这方面的开销，通过提供
一个简单的异步SRAM接口。
用户更换的FeRAM可以简化他们的地址译码
由于CE不需要被驱动为有效，然后不活动
每个地址。这个开销时使用消除了
MRAM 。
其次， MRAM阅读是无损和无预充
周期是必需的像与FeRAM.This中所使用的无
明显的影响的设计，但是在读周期时间
现在可以看到即刻的改善等于在预充电
时间。
开机PROM （ EPROM ， PROM ）功能置换
在CY9C62256可以访问像EPROM或PROM 。
当CE和OE为低电平和WE为高电平时，存储在数据
由地址引脚确定的存储位置是
上认定的输出。 MRAM可以用于完成
使用此条件下系统启动功能。
文件编号： 38-15001牧师* E
第11 3
初步
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................... - 40 ° C至+ 85°C
电源电压对地电位
（引脚28至引脚14） ........................................... -0.5V至+ 7.0V
直流电压应用到输出的
在高阻抗状态
[1]
....................................- 0.5V至V
CC
+ 0.5V
直流输入电压
[1]
.................................- 0.5V至V
CC
+ 0.5V
CY9C62256
除非是发生了超电压引脚（ A9 ） ，而进入64
设备ID和Silicon签名字节.........- 0.5V至V
CC
+ 2.5V
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压........................................ > 2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... > 200毫安
最大暴露在磁场
@器件封装
[2,3]
............................................ < 20奥斯特
工作范围
范围
广告
产业
环境温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
5V
±
10%
5V
±
10%
电气特性
在整个工作范围
CY9C62256-70
参数
V
OH
V
OL
V
IH
V
IL
I
IX[4]
I
OZ
I
CC
I
SB1
I
SB2
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏电流
输出漏电流
V
CC
工作电源电流
自动CE
掉电电流 -
TTL输入
自动CE
掉电电流 -
CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
O
＆ LT ; V
CC
，输出禁用
V
CC
=最大，
I
OUT
= 0 mA时，
f = f
最大
= 1/t
RC
最大。 V
CC
， CE＆ GT ; V
IH
,
V
IN
＆ GT ; V
IH
or
V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
,
CE > V
CC
0.3V
V
IN
＆ GT ; V
CC
0.3V
或V
IN
＆ LT ; 0.3V ， F = 0
测试条件
V
CC
=最小值，我
OH
=
1.0
mA
V
CC
=最小值，我
OL
= 2.1毫安
2.2
–0.5
[1]
–0.5
–0.5
分钟。
2.4
0.4
V
CC
+ 0.5V
0.8
+0.5
+0.5
60
典型值。
[5]
马克斯。
单位
V
V
V
V
A
A
mA
500
A
90
A
电容
[6]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
6
8
单位
pF
pF
注意事项：
1. V
IL
（分） = -2.0V为20纳秒的脉冲持续时间。
2.磁场曝光是高度依赖于从磁场源的距离。磁场脱落为1 / R的平方，其中R是距离
从磁源。
3.曝光超出这个水平可能会导致数据丢失。
4. I
IX
进入64设备ID和硅签名字节超电压引脚在V中
CC
+ 2.0V将是100
A最大。
5.典型规格测量范围遍及正常生产工艺变化的大样本量的平均值，并采取在额定条件
(T
A
= 25 ° C，V
CC
） 。参数通过设计和特性保证，而不是100 ％测试。
6.测试开始后任何设计或工艺变化，可能会影响这些参数。
文件编号： 38-15001牧师* E
第11 4
初步
交流测试负载和波形
5V
产量
100 pF的
INCLUDING
夹具
范围
R2
990
R1 1800
R1 1800
5V
产量
5 pF的
INCLUDING
夹具
范围
R2
990
3.0V
GND
10%
CY9C62256
所有的输入脉冲
90%
90%
10%
＆ LT ; 5纳秒
戴维南等效
639
1.77V
(a)
(b)
＆ LT ; 5纳秒
相当于：
产量
开关特性
在整个工作范围
[7]
CY9C62256-70
参数
读周期
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
写
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
HZWE
t
LZWE
周期
[10,11]
写周期时间
CE低到写结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
WE低到高Z
[8, 9]
WE高到低Z
[8]
5
70
60
60
0
0
50
30
0
25
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
读周期时间
地址到数据有效
从地址变化数据保持
CE低到数据有效
OE低到DATA有效
OE低到低Z
[8]
OE高到高Z
[8,9]
CE低到低Z
[8]
CE高到高阻
[8,9]
CE为低电时
CE高到掉电
0
70
5
25
5
25
5
70
35
70
70
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
分钟。
马克斯。
单位
注意事项：
7.测试条件假设为5纳秒或更小的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并在指定的输出负载
I
OL
/I
OH
100 - pF负载电容。
8.在任何给定的温度和电压条件下，叔
HZCE
小于吨
LZCE
, t
HZOE
小于吨
LZOE
和叔
HZWE
小于吨
LZWE
对于任何给定的设备。
9. t
HZOE
, t
HZCE
和叔
HZWE
用C指定
L
= 5 pF的作为交流测试负载（b）部分。过渡测
±500
毫伏从稳态电压。
10.存储器的内部写时间由CE低电平和WE低的重叠限定。这两个信号必须为低电平启动写，要么信号
通过去HIGH结束写入。的数据输入的设置和保持时间应参考该终止写信号的上升沿。
11.最小记录脉冲宽度为写周期＃3（ WE控制， OE为低电平）是t的总和
HZWE
和T
SD
.
文件编号： 38-15001牧师* E
第11个5
初步
CY9C62256
32K ×8非易失性磁性CMOS RAM
特点
100％的外形，装配，功能兼容32K × 8
微功耗SRAM （ CY62256 ）
- 快速读写访问： 70纳秒
电压范围： 4.5V - 5.5V操作
- 低功耗： 330 mW的活动; 495
W
待机
易于内存扩展CE和OE特点
TTL兼容的输入和输出
自动断电时取消
替代32K × 8备用电池（ BB ） SRAM ， SRAM ，
的EEPROM ， FeRAM的或闪存
数据自动写入断电时保护
写周期耐力： > 10
15
周期
数据保存： > 10年
从外部磁场屏蔽
额外的64字节设备识别和跟踪
温度范围
- 商业： 0 ° C至70℃
- 工业 - 40 ° C至85°C
JEDEC STD 28引脚DIP （ 600密耳） ， 28引脚（ 300 mil）的SOIC ，
和28引脚TSOP - 1封装。此外，在450万可
宽（ 300密耳的车身宽度） 28引脚窄体SOIC 。
功能说明
该CY9C62256是一个高性能的CMOS非易失性
RAM采用了先进的磁RAM （ MRAM ）
流程。的MRAM是非易失性的存储器操作为
快速读写的RAM 。它提供的数据保存为更
十几年，同时消除了可靠性问题，
官能缺点和系统设计的复杂性
电池备份SRAM ， EEPROM ，闪存和FeRAM的。其快速
写和高写周期耐力使它优于
其他类型的非易失性存储器。
在CY9C62256操作非常类似于SRAM器件。
内存的读写周期需要相同的时间。在MRAM
存储器是非易失性的，由于其独特的磁处理。
与BBSRAM的CY9C62256是一个真正的单片nonvol-
atile内存。它提供了一种快速的相同功能性益处
写与不相关的严重缺点
模块和电池或混合动力的存储解决方案。
这些功能使得CY9C62256理想的非易失性
需要频繁或快速写操作的存储器应用
单字节宽的环境。
在CY9C62256提供商用和工业
温度范围。
逻辑框图
销刀豆网络gurations
SOIC / DIP
顶视图
A
5
A
6
A
7
A
8
A
9
A
10
A
11
A
12
A
13
A
14
I / O
0
I / O
1
I / O
2
GND
OE
A
1
A
2
A
3
A
4
WE
V
CC
A
5
A
6
A
7
A
8
A
9
A
10
A
11
22
23
24
25
26
27
28
1
2
3
4
5
6
7
INPUTBUFFER
A
11
A
10
A
9
A
8
A
7
A
6
A
3
A
2
A
1
CE
WE
OE
A
5
A
4
A
14
A
13
A
12
A
0
行解码器
I / O
0
I / O
1
检测放大器
硅签名。
512x512
Y
ARRA
I / O
2
I / O
3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
WE
A
4
A
3
A
2
A
1
OE
A
0
CE
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
21
20
19
18
17
16
15
14
13
12
11
10
9
8
I / O
4
I / O
5
COLUMN
解码器
动力
DOWN &
写
保护
I / O
6
I / O
7
TSOP I
顶视图
（不按比例）
A
0
CE
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
GND
I / O
2
I / O
1
I / O
0
A
14
A
13
A
12
赛普拉斯半导体公司
文件编号： 38-15001牧师* E
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的二零零四年十一月十五日
初步
概观
在CY9C62256是一个字节宽的MRAM内存。内存
阵列逻辑上组织为32,768 ×8 ，并访问
采用业界标准的并行异步SRAM样
界面。在CY9C62256本质上是非易失性的，报价
写的过程中突然断电保护。功能操作
所述MRAM的类似于SRAM型器件，否则。
内存架构
用户访问每个32,768内存位置有八个数据
通过并行接口的位。在内部，所述存储器阵列
分为512行8块X每64列。
访问和周期时间是相同的读取和写入
内存操作。不同于EEPROM或闪存，它不是
要轮询设备，因为写了一个现成的条件
发生在公交车的速度。
内存操作
在CY9C62256被设计以类似于的方式操作
其他的单字节宽，内存产品。对于用户熟悉
BBSRAM ，所述MRAM性能优越。对于用户
熟悉EEPROM ，闪存和FeRAM的，明显的differ-
分配办法由MRAM的高写入性能产生
技术和更高的擦写次数。
所有的存储器阵列的位在时间设置为逻辑“1”的
出货。
读操作
一个读周期开始时WE（写使能吧）是
无效（高）和CE （片选吧）和OE （输出
启用吧）为低电平有效。由指定的唯一地址
15个地址输入（ A0 - A14）定义了32,768的
数据的字节将被访问。有效数据将可在
T内的八个输出引脚
AA
（访问时间）之后的最后
地址输入是稳定的，提供该CE及OE访问时间
也满足了。如果CE和OE访问时间不满意
然后将数据访问，必须从测定
后来发生的信号（CE或OE ）和限制性的参数是
要么吨
ACE
对于CE或T
美国能源部
为OE ，而不是地址
访问。
写周期
在CY9C62256启动写周期每当WE和
CE信号有效（低电平）后地址输入是稳定的。
CE后期出现下降沿，否则我们将确定
开始写周期。在写周期被终止
早前上升CE或WE的边缘。所有地址输入必须是
保持有效的整个写周期。在OE控制信号
在写周期应保持无效（高），以避免总线
争。但是，如果启用输出驱动器（ CE和
OE激活） ，我们将禁止在T输出
HZWE
从WE
下降沿。
不像其它非易失性存储器技术，不存在
写延迟与MRAM 。发生在整个存储器操作
在一个总线周期。因此，任何操作，包括读
或者可以写下面写立即发生。数据轮询，
与EEPROM器件中使用的技术，以确定是否写入是
完全是多余的。页写，用一种技术
加强EEPROM写入性能也不必要
由于固有的快速写周期时间的MRAM 。
总的写入时间为整个阵列256K为2.3毫秒。
文件编号： 38-15001牧师* E
CY9C62256
写保护和数据保留模式
此功能可以防止因疏忽而写。该
CY9C62256提供了V全功能的能力
CC
更大
比4.5V和写保护之下4.0V的器件。数据
保持在无Ⅴ的
CC
。在上电时，
正常操作就可以恢复20
s
经过V
PFD
被达到。
请参阅第8页的详细信息。
突然停电损失 - “布朗去”
非易失性RAM连续监视V
CC
。如若
下面的操作范围内的电源电压的衰减，则
CY9C62256自动写保护自己，所有的输入
成为不在意，所有输出变为高阻抗。
请参阅第8页的详细信息。
硅签字/设备ID
可用于对设备的用户的额外的64字节的MRAM的
ID。通过提高A9到V
CC
+ 2.0V ，并通过使用地址位置
00 （十六进制） ，以3F （十六进制）上的地址引脚A7 ， A6 ， A14 ， A13 ， A12
和A0 （从MSB到LSB ）分别附加字节可
以同样的方式来访问作为常规存储器阵列
140 ns的存取时间。从投入高滴A9
(V
CC
+ 2.0V ）至< V
CC
将设备返回到正常操作
经过140 ns的延迟。
地址（ MSB到LSB ）
A7 A6 A14 A13 A12 A0
00h
01h
02H - 3Fh的
描述
制造商ID
器件ID
用户空间
ID
34h
40h
62字节
所有用户空间位以上是在时间设置为逻辑“1”的
出货。
磁屏蔽
CY9C62256是从通过外部磁场的保护
一种“磁屏蔽”覆盖整个应用
存储器阵列。
应用
电池备份SRAM （ SRAM BB ）更换
CY9C62256是用来取代（即插即用）现有
BBSRAM而省去了电池和V
CC
监控IC ，降低了成本和电路板空间和提高
系统的可靠性。
具有多个部件和组件相关联的成本
和制造费用与电池相关的支持
SRAM被用单片的MRAM消除。 CY9C62256
消除了多个组件，连接器，模块，现场
维护和常见的BB环境问题
SRAM 。 MRAM是一种真正的非易失性RAM的高perfor-
曼斯，高耐用性和数据保留。
电池支持的SRAM被迫监视V
CC
为了
切换到备用电池。这是修改现有的用户
设计使用MRAM取代BB的SRAM ，可以消除
V
CC
控制器IC以及电池。 MRAM执行此
功能芯片。
费用：
两个组件和制造成本
电池备份SRAM的开销是很高的。此外，还有
内置的返工步骤所需的电池安装的情况下
第11 2
初步
表面贴装装配。这可以通过消除
MRAM 。在案件DIP电池备份模块，装配
技术被限制在通孔组件和
不使用水冲洗电路板。
系统可靠性：
电池备份SRAM本质上是
容易受到冲击和振动。此外，负
电压，即使一时冲，对任何一个引脚
电池备份SRAM可能导致数据丢失。负
电压使得电流可直接从电池中汲取，
削弱了电池，并且减少其容量随着时间的推移。在
一般情况下，没有办法监视丢失的电池容量。
MRAM保证两端的电压范围内可靠工作
与固有的非易失性。
空间：
在DIP模块，电池备份SRAM占用电路板
空间的高度与规定的通孔装配。 MRAM是
表面贴装，以及DIP封装。
现场维护：
电池最终必须被替换
这就形成一种固有的维护问题。尽管
寿命长的突起，它是很难知道有多长的电池
将持续，考虑到所有这些降低的因素。
环境：
锂离子电池是一个潜在的处置
负担，认为火灾的危险。 MRAM消除了所有
通过一个真正的单片非易失性解决方案等问题。
用户提供集成的实时更换电池支持的SRAM
实时时钟（ RTC ），在同一个包可能需要移动
RTC功能在系统内的不同位置。
EEPROM重置
CY9C62256也可以替代EEPROM的电流应用
系统蒸发散。 CY9C62256的引脚排列和功能兼容
CY9C62256
单字节宽的EEPROM ，但是它并不需要杠数据轮询
页写和硬件写保护，由于其快速写入和
意外的写保护功能。
用户MRAM取代EEPROM可消除
页面模式运行，简化了标准的异步
写。此外，杠数据轮询可以消除，因为
每个字节被写入同一个周期内完成。所有的写操作都
在70纳秒完成。
FeRAM的更换
FeRAM的要求在下降沿锁存地址
CE的，这增加了系统的开销在管理CE和
自锁功能。 MRAM消除了这方面的开销，通过提供
一个简单的异步SRAM接口。
用户更换的FeRAM可以简化他们的地址译码
由于CE不需要被驱动为有效，然后不活动
每个地址。这个开销时使用消除了
MRAM 。
其次， MRAM阅读是无损和无预充
周期是必需的像与FeRAM.This中所使用的无
明显的影响的设计，但是在读周期时间
现在可以看到即刻的改善等于在预充电
时间。
开机PROM （ EPROM ， PROM ）功能置换
在CY9C62256可以访问像EPROM或PROM 。
当CE和OE为低电平和WE为高电平时，存储在数据
由地址引脚确定的存储位置是
上认定的输出。 MRAM可以用于完成
使用此条件下系统启动功能。
文件编号： 38-15001牧师* E
第11 3
初步
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................... - 40 ° C至+ 85°C
电源电压对地电位
（引脚28至引脚14） ........................................... -0.5V至+ 7.0V
直流电压应用到输出的
在高阻抗状态
[1]
....................................- 0.5V至V
CC
+ 0.5V
直流输入电压
[1]
.................................- 0.5V至V
CC
+ 0.5V
CY9C62256
除非是发生了超电压引脚（ A9 ） ，而进入64
设备ID和Silicon签名字节.........- 0.5V至V
CC
+ 2.5V
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压........................................ > 2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... > 200毫安
最大暴露在磁场
@器件封装
[2,3]
............................................ < 20奥斯特
工作范围
范围
广告
产业
环境温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
5V
±
10%
5V
±
10%
电气特性
在整个工作范围
CY9C62256-70
参数
V
OH
V
OL
V
IH
V
IL
I
IX[4]
I
OZ
I
CC
I
SB1
I
SB2
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏电流
输出漏电流
V
CC
工作电源电流
自动CE
掉电电流 -
TTL输入
自动CE
掉电电流 -
CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
O
＆ LT ; V
CC
，输出禁用
V
CC
=最大，
I
OUT
= 0 mA时，
f = f
最大
= 1/t
RC
最大。 V
CC
， CE＆ GT ; V
IH
,
V
IN
＆ GT ; V
IH
or
V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
,
CE > V
CC
0.3V
V
IN
＆ GT ; V
CC
0.3V
或V
IN
＆ LT ; 0.3V ， F = 0
测试条件
V
CC
=最小值，我
OH
=
1.0
mA
V
CC
=最小值，我
OL
= 2.1毫安
2.2
–0.5
[1]
–0.5
–0.5
分钟。
2.4
0.4
V
CC
+ 0.5V
0.8
+0.5
+0.5
60
典型值。
[5]
马克斯。
单位
V
V
V
V
A
A
mA
500
A
90
A
电容
[6]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
6
8
单位
pF
pF
注意事项：
1. V
IL
（分） = -2.0V为20纳秒的脉冲持续时间。
2.磁场曝光是高度依赖于从磁场源的距离。磁场脱落为1 / R的平方，其中R是距离
从磁源。
3.曝光超出这个水平可能会导致数据丢失。
4. I
IX
进入64设备ID和硅签名字节超电压引脚在V中
CC
+ 2.0V将是100
A最大。
5.典型规格测量范围遍及正常生产工艺变化的大样本量的平均值，并采取在额定条件
(T
A
= 25 ° C，V
CC
） 。参数通过设计和特性保证，而不是100 ％测试。
6.测试开始后任何设计或工艺变化，可能会影响这些参数。
文件编号： 38-15001牧师* E
第11 4
初步
交流测试负载和波形
5V
产量
100 pF的
INCLUDING
夹具
范围
R2
990
R1 1800
R1 1800
5V
产量
5 pF的
INCLUDING
夹具
范围
R2
990
3.0V
GND
10%
CY9C62256
所有的输入脉冲
90%
90%
10%
＆ LT ; 5纳秒
戴维南等效
639
1.77V
(a)
(b)
＆ LT ; 5纳秒
相当于：
产量
开关特性
在整个工作范围
[7]
CY9C62256-70
参数
读周期
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
写
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
HZWE
t
LZWE
周期
[10,11]
写周期时间
CE低到写结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
WE低到高Z
[8, 9]
WE高到低Z
[8]
5
70
60
60
0
0
50
30
0
25
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
读周期时间
地址到数据有效
从地址变化数据保持
CE低到数据有效
OE低到DATA有效
OE低到低Z
[8]
OE高到高Z
[8,9]
CE低到低Z
[8]
CE高到高阻
[8,9]
CE为低电时
CE高到掉电
0
70
5
25
5
25
5
70
35
70
70
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
分钟。
马克斯。
单位
注意事项：
7.测试条件假设为5纳秒或更小的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并在指定的输出负载
I
OL
/I
OH
100 - pF负载电容。
8.在任何给定的温度和电压条件下，叔
HZCE
小于吨
LZCE
, t
HZOE
小于吨
LZOE
和叔
HZWE
小于吨
LZWE
对于任何给定的设备。
9. t
HZOE
, t
HZCE
和叔
HZWE
用C指定
L
= 5 pF的作为交流测试负载（b）部分。过渡测
±500
毫伏从稳态电压。
10.存储器的内部写时间由CE低电平和WE低的重叠限定。这两个信号必须为低电平启动写，要么信号
通过去HIGH结束写入。的数据输入的设置和保持时间应参考该终止写信号的上升沿。
11.最小记录脉冲宽度为写周期＃3（ WE控制， OE为低电平）是t的总和
HZWE
和T
SD
.
文件编号： 38-15001牧师* E
第11个5
QQ：2881677436 复制
