进入三态模式下， NTRI引脚必须在过去10个时钟周期保持为低电平
前NRST上升沿。正常工作时，该NTRI引脚必须保持高
在复位高达400 kΩ的电阻。
NTRI复用I / O线P21和USART1串行数据传输线TXD1 。
JTAG / ICE调试
ARM的标准嵌入式在线仿真是通过JTAG / ICE端口支持。该
TDI ， TDO ， TCK和TMS引脚专门用于这个调试功能，可以CON组
经由外部ICE接口可连接到主计算机。在ICE调试模式下，
ARM7TDMI内核响应一个非JTAG芯片ID的微控制器。
这是不充分的IEEE1149.1兼容。
ARM7TDMI处理器地址空间为4G字节。存储器控制器进行解码
内部的32位地址总线和定义了三种地址空间：
在四兆字节最低的内部存储器
预留控制外部设备（存储器或外设）中间空间
由EBI
在四兆字节的最高内部外设
内存控制器
在任何这些地址空间中， ARM7TDMI只能工作于小端模式。
内部存储器
该AT91FR4042微控制器集成了256K字节内部SRAM 。它是32位
宽和单时钟周期访问。字节（8位） ，半字（ 16位）和字（32位）
访问被支撑并在一个周期内被执行。无论是读取或拇指
ARM指令的支持，并且内置存储器可存储两倍多
Thumb指令的ARM指令。
SRAM被映射到地址0x0 （重映射命令后） ，使
0x0和0x20的之间的ARM7TDMI异常向量通过软件进行修改。
将片上的SRAM和使用32位数据总线的带宽最大化的
微控制器的性能并最小化系统的功耗。 32位总线
增加了使用ARM指令集的有效性和处理
数据宽度大于16位，从而使的ARM7TDMI先进的优化利用
性能。
能够动态更新的应用软件在256 KB的SRAM增加了一个
额外维度的AT91FR4042 。
该AT91FR4042还集成了一个通过所述克斯特访问的4兆位闪存
最终总线接口。除芯片选择信号的所有数据，地址和控制线，
在装置内进行连接。
引导模式选择
ARM的复位向量位于地址0x0 。在NRST线被释放后，
ARM7TDMI执行存储在该地址的指令。这意味着该
地址必须被映射在复位后的非易失性存储器。上的输入电平
在过去的10个时钟周期BMS引脚前NRST上升沿选择
引导存储器的类型（见表1第3页） 。
如果嵌入的闪存存储器被用作引导存储器，在BMS输入必须
外部下拉，并且NCS0必须连接到NCSF外部。
10
AT91FR4042
2648D–ATARM–03/04
