位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第752页 > HYS64D128021 > HYS64D128021 PDF资料 > HYS64D128021 PDF资料1第14页
HYS64D128021[H/G]BDL–[5/6]–B
小外形封装DDR SDRAM模块
电气特性
3.2
表8
参数
目前的规格和条件
I
DD
条件
符号
工作电流0
一家银行;主动/预充电; DQ ， DM和DQS输入每个时钟周期改变一次;
地址和控制输入改变每隔2个时钟周期。
工作电流1
一家银行;主动/读/预充电;突发长度= 4 ;看到组件数据表。
预充电掉电待机电流
所有银行闲置;掉电模式; CKE
≤
V
IL ， MAX
预充电浮动待机电流
CS
≥
V
IH ,, MIN
，所有银行闲置; CKE
≥
V
IH ， MIN
;
地址和其他控制输入，每个时钟周期改变一次;
V
IN
=
V
REF
针对DQ ， DQS和DM 。
预充电静音待机电流
CS
≥
V
IHmin
，所有银行闲置; CKE
≥
V
IH ， MIN
;
V
IN
=
V
REF
针对DQ ， DQS和DM ;
地址和其他控制输入稳定在
≥
V
IH ， MIN
or
≤
V
IL ， MAX
.
主动掉电待机电流
一家银行主动;掉电模式; CKE
≤
V
ILMAX
;
V
IN
=
V
REF
针对DQ ， DQS和DM 。
主动待机电流
一家银行主动; CS
≥
V
IH ， MIN
; CKE
≥
V
IH ， MIN
;
t
RC
=
t
RAS ， MAX
;
DQ ， DM和DQS输入每个时钟周期改变的两倍;
地址和控制输入，每个时钟周期改变一次。
工作电流读
一家银行主动;突发长度= 2 ;读取;连拍;
地址和控制输入，每个时钟周期改变一次;
50 ％的数据输出改变在每个时钟边沿;
CL = 2的DDR266 （A ） ， CL = 3的DDR333和DDR400B ;
I
OUT
= 0毫安
工作电流写入
一家银行主动;突发长度= 2 ;写;连拍;
地址和控制输入，每个时钟周期改变一次;
50 ％的数据输出改变在每个时钟边沿;
CL = 2的DDR266 （A ） ， CL = 3的DDR333和DDR400B
自动刷新当前
t
RC
=
t
RFCMIN
，爆刷新
自刷新电流
CKE
≤
0.2 V ;外部时钟
工作电流7
4银行与突发长度= 4交织;看到组件数据表。
I
DD0
I
DD1
I
DD2P
I
DD2F
I
DD2Q
I
DD3P
I
DD3N
I
DD4R
I
DD4W
I
DD5
I
DD6
I
DD7
数据表
14
修订版0.5 ， 2003-12
