DS80C400网络微控制器
针
51
50
49
78
77
76
75
74
73
72
71
名字
P6.5
P6.6
P6.7
A0
A1
A2
A3
A4
A5
A6
A7
功能
P6.1
CE5
程序存储器片选5
P6.2
CE6
程序存储器芯片使能6
P6.3
CE7
程序存储器片选7
P6.4
A20程序/数据存储器地址20
P6.5
A21程序/数据存储器地址21
P6.6
RXD2串口2接收
P6.7
TXD2串口2发送
端口7 ， I / O。
端口7有两种使用一个8位双向I / O口或者非复用A0 -A7信号功能
（当
MUX
引脚= 1 ） 。端口7的复位状态是通过弱上拉所有位为逻辑1 。逻辑1
国家也作为输入模式，由于外部电路对端口写入能够覆盖弱上拉。
当软件清除所有端口引脚为0 ，强下拉被激活，直到1写入剩下的
到端口引脚或复位。写端口1后一直处于0激活强跳变驱动，
其次是持续走弱的上拉。一旦瞬时强大的驱动器关闭，端口再次
变为输出（和输入）高电平状态。
PORT
备用功能
P7.0
A0程序/数据存储器地址0
P7.1
A1程序/数据存储器地址1
P7.2
A2程序/数据存储器地址2
P7.3
A3程序/数据存储器地址3
P7.4
A4程序/数据存储器地址4
P7.5
A5程序/数据存储器地址5
P7.6
A6程序/数据存储器地址6
P7.7
A7程序/数据存储器地址7
发送时钟，输入。
发送时钟是一个连续的时钟从以太网PHY控制器采购。这是
用于提供定时基准用于传送TX_EN和TXD [3： 0]信号从MAC到外部
以太网PHY控制器。 TXCLK输入时钟频率应为25MHz为100Mbps的操作和
为2.5MHz为10Mbps的操作。对于ENDEC操作， TXCLK具有相同的作用，但在输入时钟
频率应为10MHz 。
发送使能，输出。
所述发送使能是一个高电平有效的输出和同步相对于所述
TXCLK信号。 TX_EN是用来表示数据的有效半字节用于对MII引脚TXD.3 - TXD.0传输。
TX_EN断言与前言的前半部分，并保持有效，而要发送的所有半字节
呈现在TXD.3 - TXD.0引脚。 TX_EN以下的最后四位否定先于所述第一TXCLK
框架。 TX_EN具有相同的作用为ENDEC操作。
传输数据，输出。
发送数据输出端提供数据的4位的半字节用于传输的MII 。
发送数据是同步相对于TXCLK信号。对于每一个TXCLK时期， TX_EN为
置， TXD.3 - TXD.0提供的数据，以便传输到以太网PHY控制器。当TX_EN是
无效状态，与TXD数据应该被忽略。对于ENDEC操作，只有TXD.0是用于传输
帧。
接收时钟输入。
接收时钟是一个连续的时钟从以太网PHY控制器采购。这是
用于提供定时基准用于传送RX_DV ， RX_ER和RXD的：由外部信号[ 3：0 ]
以太网PHY控制器的MAC地址。 RXCLK的输入时钟频率应为25MHz的100Mbps的
操作至2.5MHz为10Mbps的操作。对于ENDEC操作， RXCLK具有相同的作用，但
输入时钟频率应为10MHz 。
接收数据有效，输入。
接收数据有效是从外部以太网PHY高有效输入
控制器和同步相对于RXCLK信号。 RX_DV是用来表示数据的有效半字节
接收的MII引脚RXD.3 - RXD.0 。 RX_DV从该帧的第一个半字节连续地断言
通过最后四位。 RX_DV否定之前下最后四位第一RXCLK 。 RX_DV的服务
相同的功能，用于ENDEC操作。
接收错误，输入。
接收错误是从外部以太网PHY控制器的高电平有效输入，是
同步的相对于所述RXCLK信号。 RX_ER用于指示到MAC的错误（例如，一个
编码错误，或者由PHY可检测任何错误）中的某处检测到的帧中当前正在
由PHY发送。 RX_ER对MAC无影响，而RX_DV为无效。 RX_ER应该低
对于ENDEC操作。
接收数据时，输入。
接收数据输入端提供的数据的4位的半字节用于接收通过MII 。该
接收的数据是同步相对于RXCLK信号。对于每个RXCLK期间当RX_DV被认定，
RXD.3 - RXD.0必须由MAC接收的数据。当RX_DV为无效时， RXD数据应该是
忽略不计。对于ENDEC操作，只有RXD.0用于接收帧。
载波侦听，输入。
载波检测信号是高电平有效的输入，并应通过外部被断言
时，无论是发送或接收介质不是空闲的以太网PHY控制器。 CRS应由被拉高
当发送和接收介质是空闲的物理层。所述PHY应保证的CRS信号保持
置在整个的碰撞状况的持续时间。在CRS信号的转换不需要是
同步到TXCLK或RXCLK 。 CRS具有相同的作用为ENDEC操作。
冲突检测，输入。
碰撞检测信号是高电平有效的输入和应由被断言
在检测到所述介质上的碰撞的外部以太网PHY控制器。所述PHY应保证COL
仍然断言，而碰撞的条件仍然存在。在COL信号的转换不需要是
同步到TXCLK或RXCLK 。的COL信号由MAC在全双工模式下操作时被忽略。
COL具有相同的作用为ENDEC操作。
MII管理时钟，输出。
MII管理时钟由MAC由外部产生的使用
以太网PHY控制器作为一个用于转印在MDIO引脚信息所引用的定时。 MDC是周期性
8
TXCLK
7
TX_EN
3
4
5
6
TXD.3
TXD.2
TXD.1
TXD.0
10
RXCLK
11
RX_DV
9
17
16
15
14
1
RX_ER
RXD.3
RXD.2
RXD.1
RXD.0
CRS
2
COL
18
MDC
31 97
