先进的硬件架构，公司
数
1
2
描述
DI ， ERASE和DSIN建立时间
DI ， ERASE和DSIN保持时间
最低
10
0
最大
单位
纳秒
纳秒
如果RSTN是写在低，信息字节被视作初始化序列的一部分。如果
RSTN为高时，数据被当作是RS字块的一部分。在上面抹去的例子为高电平
在四个采样时钟和C
i
是3，2， 1，1， 2个时钟每字节。
图10 ：数据输入 - 缓冲区未就绪
CLK
RSTn低电平有效
1 2
1 2
1 2
1 2
有效
1 2
有效
1 2
有效
1 2
有效
DI
DSIN
有效
3
3
3
3
RDYIN
数
1
2
3
描述
DI ， ERASE和DSIN建立时间
DI ， ERASE和DSIN保持时间
RDYIN输出延迟
最低
10
0
最大
单位
纳秒
纳秒
纳秒
15
任何输入数据时钟源， RDYIN处于非活动状态将被忽略。这示于图10中。
3.4
数据输出
在DO引脚驱动从寄存器时钟在CLK的上升沿。
在DO引脚上的有效数据通过RDYON表示正在积极。当RDYON处于非活动状态，在数据
DO引脚是不确定的，而DSON被忽略。该DSON的信号确认接收到该数据，并用于
由设备到内部地址计数器递增计数和输出缓冲器中的下一个位置。此数据
输出时序如图11所示。
o
是每4个字节，1，1和1的时钟在本实施例。
图11：数据输出
CLK
3
3
有效
1 2
1 2
3
有效
1 2
1 2
1 2
3
有效
1 2
DO ， ERR
DSON
3
有效
1 2
1 2
有效
3
3
RDYON
数
1
2
3
描述
DSON建立时间
DSON保持时间
DO和RDYON输出延迟
最低
10
2
最大
单位
纳秒
纳秒
纳秒
15
第14页24
PS4012B-0100
