加速器系列FPGA - ACT 3家
反熔丝连接
反熔丝是一个“常开”的结构，而不是在所使用的常闭熔丝结构
PROM的或暂定配额通知书。使用反熔丝的实现在高度可编程逻辑器件的结果
可测试的结构，以及一种有效的编程架构。该结构是高度可测试
因为没有先前存在的连接;临时连接，可以使用通进行
晶体管。这些暂时连接可以分离单个反熔丝被编程以及
分离单个的电路结构来进行测试。这既可以在编程之前和之后进行。为
例如，所有的金属轨道可以保持连续性，相邻轨道之间的短路测试，并且
所有的逻辑模块的功能可以被验证。
四种类型的反熔丝的连接中使用的ACT 3阵列的路由结构。 （物理
反熔丝的结构是在各种情况下相同的;只有使用有所不同。 ）
表2-1
显示了四种类型的反熔丝的。
表2-1
反熔丝类型
TYPE
XF
HF
VF
FF
描述
水平与垂直连接
水平至水平连接
垂直于垂直连接
"Fast"垂直连接
所有四种类型的连接的例子示于
图2-7 2-6页
和
图2-8上
第2-6页。
模块接口
连接到逻辑和I / O模块通过连接到模块垂直细分领域做
输入和输出。这些垂直段趴在跨越阵列的整个高度垂直轨道。
模块输入连接
致力于为模块输入的曲目是由每个模块行通晶体管分割。中
用户正常操作中，传递晶体管都是非激活状态，其中分离模块的输入来自
该模块的正上方或下方的输入。在特定的测试模式中，传递晶体管是有源
来验证所述金属轨迹的连续性。垂直输入段跨越以上或唯一的信道
通道下方。所述逻辑模块被布置成使得一半的输入端被连接到所述信道
上述和一半的输入，从而在下面的信道段，如图
图2-9 。
Y+2
Y+2
Y+1
Y+1
B1 B0
D01 D00
A1 D10 D11
A0
Y
Y
B0
D10
A0 D11 A1
B1 D01
Y-1
Y-1
Y-2
LVTS
Y-2
S-模块
C-模块
图2-9
逻辑模块路由接口
修订版3
2 -7
