位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第192页 > EVAL-ADAU1446EBZ > EVAL-ADAU1446EBZ PDF资料 > EVAL-ADAU1446EBZ PDF资料1第20页
ADAU1442/ADAU1445/ADAU1446
初始化
上电顺序
该ADAU1442 / ADAU1445 / ADAU1446具有一个内置的initiali-
矩阵特殊积期间，允许足够的时间使PLL锁定
和寄存器初始化它们的值。对一个上升沿
复位后， PLL设置由PLL0 ， PLL1立即成立，
和PLL2销，和在主时钟信号是从被阻塞的
芯片子系统。在初始化的时候，它是由测得的
RESET的上升沿，依赖于所述频率
信号输入到XTALI销，或f
XTALI
。总的初始化时间
1/(f
XTALI
/D) × 2
15
美国证券交易委员会
哪里
D
为PLL分频，由PLL0 ， PLL1 ， PLL2和载
销。 PLL分频设置在表9中描述。
例如，如果输入到XTALI信号具有一个频率
12.288兆赫和PLL的分频比设置为4（锁相环= 0， PLL1 = 1，
和PLL2 = 0），在初始化时间持续
1/(12288000/4) × 2
15
秒= 0.010667秒（或10.667毫秒）
新的值不应该被经由控制端口，直到写
初始化完成。
表8显示了一些典型的时间来引导ADAU1442 /
ADAU1445 / ADAU1446到必要的运行状态
应用中，假设一个400千赫我
2
时钟或5 MHz的SPI
时钟用于与一个完整的程序，参数集，并且所有的寄存器
（ 9 KB ）被加载。在现实中，大多数应用程序用不到这个全
量，以及未使用的程序和参数的RAM不必是
初始化;因此，总的启动时间可能更短。
这些包括ASRCs ， S / PDIF接收器和发射器，
辅助ADC和DSP内核。更多信息可用
主时钟和PLL模式和设置部分。
系统初始化顺序
之前该IC还可以在DSP处理音频，以下初始
序列化必须完成。 （步骤5到步骤11
可以以任何顺序来进行，根据需要）。
1.
2.
电源IC上，并把它复位。的顺序
电源（ DVDD ， IOVDD和AVDD ）没有关系。
等待至少10.667毫秒的初始化，如果完成
XTALI输入为12.288兆赫和PLL的分频器被设置为4
（请参阅有关资料上电顺序部分
计算初始化的时候，如果另一个F
XTALI
时） 。
允许使用所有模块的主时钟（见
主时钟和PLL模式和设置部分） 。
设置DSP内核速率选择寄存器（ 0xE220 ）到0x001C 。
这将禁用启动脉冲的核心。
撤消核心运行位（见DSP内核模式和
设置部分） 。
设置串行输入模式（见串行输入端口模式
寄存器（地址0xE000至地址0xE008 ）一节） 。
设置串行输出模式（见串行输出端口
模式寄存器（地址0xE040至地址0xE049 ）
部分） 。
设置路由矩阵模式（参见地址0xE080细节
到地址0xE09B在灵活的音频路由矩阵
模式一节） 。
写参数RAM （地址0x0000到地址
0x0FFF).
写程序的RAM （地址0x2000至地址
0x2FFF).
写nonmodulo数据RAM（地址有所不同的基础上
在利用SigmaStudio项目文件） 。
写的所有其他必要的控制寄存器，如ASRCs
和S / PDIF （地址0xE221至地址0xE24C ） 。
设置DSP内核速率选择寄存器（ 0xE220 ）到所需
值。这使起始脉冲的核心。表12
包含有效的设置列表。
断言核心运行位（见DSP内核模式和
设置部分） 。
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
推荐项目/参数加载过程
当写入大量数据的程序或参数
的RAM中直接写入模式下，在下载初始时，如
从外部存储器，所述处理器核心的RAM中的内容
应禁用，以避免不愉快的噪音出现
在音频输出。当传送少量数据
在DSP中，实时运行期间更新时，如
各个参数，软件安全加载机构可以是
使用。更多信息可在软件安全加载
部分。
降低功耗模式
ADAU1442的各款/ ADAU1445 / ADAU1446芯片可
导通，并根据需要，以减少功率消耗掉。
表8.电时间
PLL锁定时间（ms ）
(f
XTALI
= 12.288兆赫，
PLL分频= 4 ）
10.667
14.
近似的启动时间;最大装载程序/参数/寄存器（毫秒）
I
2
C（ @ 400千赫SCL ）
25
SPI （ @ 5 MHz的CCLK ）
2
SPI （ @ 25MHz的CCLK ）
0.4
合计（MS ）
11.067至35.667
版本C | 20页92
