位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第695页 > EVAL-ADAU1442EBZ > EVAL-ADAU1442EBZ PDF资料 > EVAL-ADAU1442EBZ PDF资料1第17页
ADAU1442/ADAU1445/ADAU1446
工作原理
系统框图
+ 3.3V VDRIVE
MP [3：0 ] /
RESET SPI / I
2
C * SELFBOOT MP [ 11 ： 4 ]
ADC的[3：0 ]
5
8
4
锁相环[2：0 ] PLL_FILT
3
XTALI ， XTALO
2
ADAU1442/
ADAU1445/
ADAU1446
1.8V稳压器
RESET
I
2
C / SPI控制
接口
和自引导
MP
4
4
辅
ADC
时钟
振荡器
PLL
2
时钟
产量
CLKMODE [1 ：0]的
CLKOUT
SPDIFI
S / PDIF
接收器
28- / 56位， 172MHz
可编程的音频
处理器内核，
170ms延迟存储器
S / PDIF
发射机
SPDIFO
灵活的音频路由矩阵
（输入侧）的
SDATA_IN [ 8：0]
9
(24-CHANNEL
DIGITAL AUDIO
INPUT）
串行数据
输入端口
(×9)
灵活的音频路由矩阵
（输出侧）的
串行数据
输出端口
(×9)
9
SDATA_OUT [ 8：0]
(24-CHANNEL
DIGITAL AUDIO
输出）
9
位时钟
（BCLK ）
3-9
多达16个通道
异步
采样率
转换器
9
3-9
位时钟
（BCLK ）
帧时钟
（ LRCLK ）
帧时钟
（ LRCLK ）
3-9
3-9
串行时钟
域
(×12)
6
DVDD
8
DGND
AVDD
AGND
8
IOVDD
PVDD
保护地
07696-008
* SPI / I
2
c为ADDR0 ， CLATCH ， SCL / CCLK ， SDA / COUT和ADDR1 / CDATA引脚。
有12位时钟（ BCLK [ 11 ： 0 ] ）和12帧时钟（ LRCLK [ 11 ： 0 ] ）的总和。 12的时钟，
SIX设定上，三必须是产出和三个必须的投入。
图8.系统框图
版本C | 17页92
