AD7654
1000
功耗（MW ）
100
正常
10
冲动
通过保持CNVST低， AD7654保持转换
自身进程在运行。请注意，在模拟输入必须是
结算时， BUSY变为低电平。另外，在上电时， CNVST应
是拉低一旦开始转换过程。在这
模式下， AD7654可有时候跑的比稍快
444 kSPS时的冲动模式保证的限制。此功能
在正常模式下不存在。
数字接口
1
1
100
10
采样率（ ksps的）
1000
图21.功耗与采样率
03057-021
0.1
该AD7654具有一个多功能数字接口;它可以连接
与主机系统通过使用一个串行或并行的接口。
串行接口被复用的并行数据总线上。该
AD7654数字接口，可容纳3 V或5 V逻辑
通过简单地连接AD7654的OVDD电源引脚，以
主机系统接口的数字电源。
两个信号CS和RD控制接口。当至少
这些信号中的一个为高时，接口输出处于高
阻抗。通常情况下， CS允许每个AD7654的选择
在多回路的应用程序并保持在较低的单一AD7654
设计。 RD一般是用来使上，转换结果
数据总线。在并行模式下，信号A / B允许的选择
读通道A或通道B的任何输出，而
在串行模式下，信号A / B控制哪些声道输出第一。
当使用RESET输入图23中详细说明的定时。记
当前的转换，如果有的话，就会中止，数据总线是
高阻抗当RESET为高。
t
9
RESET
转换控制
图22示出的详细的时序图
转换过程。的AD7654由信号控制
CNVST ，从而启动转换。一旦开始，就不能
重新启动或中止，即使掉电输入， PD ，直到
转换完成。在CNVST信号操作
独立于CS和RD信号。
t
2
t
1
CNVST
t
14
A0
t
15
忙
t
3
t
4
忙
EOC
t
10
t
5
t
11
t
12
转换
t
13
t
6
CONVERT B
获得
兑换
03057-022
数据
公共汽车
模式
获得
CNVST
图22.基本转换时序
图23.复位时序
虽然CNVST是一个数字信号，它应该被设计成具有
特别小心以快速，干净的边缘和水平，并且具有最小
过冲和下冲或振铃。
对于应用中的信噪比是关键的， CNVST信号
应该具有非常低的抖动。一些解决方案来实现这一要
使用专用的振荡器，用于CNVST代，或者至少，以
时钟它以高频率，低抖动时钟，如图
图18 。
在脉冲模式下，转换可以自动启动。如果
CNVST保持低BUSY为低电平时， AD7654的控制
采集阶段，并自动启动一个新的转换。
并行接口
的AD7654被配置为使用并行接口时
SER / PAR为低。
主并行接口
数据可以连续通过把CS和RD低读出，从而
需要最小的微处理器连接。但是，在
这种模式下，数据总线总是被驱动，并且可以在不使用
共享总线的应用程序（除非该设备在RESET举行） 。
图24详细说明了该模式的时序。
版本B |第18页28
03057-023
t
7
t
8
t
8
