位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第9页 > XPC8260ZUIFBC > XPC8260ZUIFBC PDF资料 > XPC8260ZUIFBC PDF资料1第29页
时钟CON组fi guration模式
表17.时钟配置模式的PCI主机模式（续）
MODCK_H -
MODCK[1–3]
1001_010
1001_011
1001_100
输入时钟
频率
1
（巴士）
66兆赫
66兆赫
66兆赫
CORE
CPM
CORE
PCI司
CPM
PCI
乘法
乘法
2
频率
因素
频率
频率
2
因素
因素
3.5
3.5
3.5
233兆赫
233兆赫
233兆赫
3.5
4
4.5
233兆赫
266兆赫
300兆赫
4/8
4/8
4/8
58/29 MHz的
58/29 MHz的
58/29 MHz的
1010_000
1010_001
1010_010
1010_011
1010_100
100兆赫
100兆赫
100兆赫
100兆赫
100兆赫
2
2
2
2
2
200兆赫
200兆赫
200兆赫
200兆赫
200兆赫
2
2.5
3
3.5
4
200兆赫
250兆赫
300兆赫
350兆赫
400兆赫
3/6
3/6
3/6
3/6
3/6
66/33 MHz的
66/33 MHz的
66/33 MHz的
66/33 MHz的
66/33 MHz的
1011_000
1011_001
1011_010
1011_011
1011_100
1
100兆赫
100兆赫
100兆赫
100兆赫
100兆赫
2.5
2.5
2.5
2.5
2.5
250兆赫
250兆赫
250兆赫
250兆赫
250兆赫
2
2.5
3
3.5
4
200兆赫
250兆赫
300兆赫
350兆赫
400兆赫
4/8
4/8
4/8
4/8
4/8
三十一分之六十二兆赫
62/31MHz
三十一分之六十二兆赫
三十一分之六十二兆赫
三十一分之六十二兆赫
输入时钟频率仅作参考之目的，并不。用户应该设置MODCK_H - MODCK_L从而使
得到的配置不超过该用户的部分的频率等级。
2
该频率取决于PCI_MODCK的值。如果PCI_MODCK是高（逻辑“1” ）时，PCI的分频比
由图2（ 33 ，而不是66兆赫等）。请参阅
表15 。
3
在这种模式下， PCI_MODCK必须为“0”。
3.2.2
PCI代理模式
中列出的频率
表18
和
表19
仅用于说明的目的。用户必须选择
一模式和输入总线频率，使得所得到的结构没有超过额定频率
用户的设备的。
在PCI代理模式（ MODCK_HI = 0000 ）表18.时钟的默认配置
输入时钟
CPM
CORE
CPM
CORE
公交司60X巴士
MODCK[1–3]
1
倍频
乘法
3
频率
频率
因素
频率
4
（ PCI）的
2
因素
2
因素
000
001
010
011
66/33 MHz的
66/33 MHz的
66/33 MHz的
66/33 MHz的
2/4
2/4
3/6
3/6
133兆赫
133兆赫
200兆赫
200兆赫
2.5
3
3
4
166兆赫
200兆赫
200兆赫
266兆赫
2
2
3
3
66兆赫
66兆赫
66兆赫
66兆赫
MPC8260A的PowerQUICC II集成通信处理器的硬件规格，版本2.0
飞思卡尔半导体公司
29
