位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1821页 > AD5648BRUZ-2 > AD5648BRUZ-2 PDF资料 > AD5648BRUZ-2 PDF资料2第24页
AD5628/AD5648/AD5668
内部参考寄存器
板载基准电压源关闭开机默认。这使得
使用外部基准电压源，如果应用程序需要它。该
板上基准可以由用户编程来开启或关闭
梅布尔内部REF寄存器置位DB0高或低（见
表10）。命令1000被保留用于设置内部
REF寄存器（见表8） 。表12显示了如何的状态
在输入移位寄存器中的位对应的模式
该装置的操作。
数据表
有利地，该部分的输出阻抗是已知的，而
该部分是在掉电模式。有三种不同的
选项。输出通过内部连接到GND
无论是1 kΩ或100 kΩ的电阻，或者是左开路
（三态） 。输出级示于图61 。
的选定的DAC （多个） ，输出放大器的偏压发生器，
电阻串，和其它相关的线性电路被关
下来的时候掉电模式被激活。内部
参考断电，只有当所有通道都供电
下来。然而， DAC寄存器的内容不受影响
在掉电时。退出掉电的时间通常
4微秒为V
DD
= 5 V和V
DD
= 3 V.参见图41的曲线。
DAC的任意组合，可以通电设置PD1
和PD0为0 （正常工作） 。输出功率达
在输入寄存器的值（ LDAC低） ，或者在价值
DAC （ LDAC高）断电之前注册。
上电复位
在AD5628 / AD5648 / AD5668系列包含了开机
复位电路，控制电期间的输出电压。
在AD5628 / AD5648 / AD5668-1 ， -2 DAC输出上电至
0 V ，以及AD5668-3 DAC输出上电至中间电平。该
输出保持通电，在这个水平，直到一个有效的写
序列由给DAC 。这是在应用中是有用
其中，重要的是要知道的DAC的输出的状态
而它是在上电的过程中。还有一种软件
可执行的复位功能设定DAC的电
重置密码。命令0111保留此复位功能
（见表8）。上电期间LDAC和CLR的任何事件
复位被忽略。
清除代码寄存器
在AD5628 / AD5648 / AD5668具有一个硬件CLR引脚
是一个异步清零输入。 CLR输入对下降沿
敏感的。通过将CLR线置为低电平清除的内容
输入寄存器和DAC寄存器中包含的数据
用户可配置的CLR寄存器，并将模拟输出
因此。此功能可用于在系统校准加载
零刻度，中间电平或满量程所有通道一起。这些
清楚的代码值是用户可编程通过设置两个比特
位DB1和位DB0 ，在CLR控制寄存器（见表14） 。
默认设置清除输出为0V命令0101是
保留用于装载清楚码寄存器（见表8） 。
该部分退出的32码清晰模式
nd
下一个下降沿
写入部分。如果CLR在写序列被激活时，
写入操作被取消。
在CLR脉冲启动时间的CLR为下降沿
当输出开始改变，通常是280纳秒。但是，如果
DAC的线性区域之外，它通常需时520纳秒
执行CLR为输出开始改变（参见图51）。
请参阅表15中的输入移位寄存器的内容
加载清零代码寄存器操作。
掉电模式
在AD5628 / AD5648 / AD5668内置四个独立的模式
的操作。命令0100保留用于掉电
函数（见表8）。这些模式是软件可编程
通过设置两个比特，比特DB9和位DB8 ，在控制寄存器中。
表12示出了如何的各个位的状态对应于
该装置的工作模式。任何或所有DAC （ DAC H至
DAC A ）可以关断所选择的模式设置
相应的8位（ DB7至DB0 ）为1。请参阅表13
输入移位寄存器的过程中掉电/加电的内容
向上运行。当使用内部基准，只有所有通道
支持掉电到选定的模式。
当两个位都被设置为0 ，则部分工作正常，其
的1.3毫安正常功耗5V。然而，对于
三种关断模式，电源电流降至0.4 μA ，在
5 V （ 0.2 μA在3 V ） 。不仅供电电流下降，但
输出级还来自内部的输出切换
放大器与已知值的电阻器网络。这具有这样的
修订版G |第24页32
