的ProASIC
PLUS
闪存系列FPGA
设计环境
的的ProASIC
PLUS
系列FPGA是完全支持
无论Actel的Libero
集成设计环境
（ IDE）和FPGA设计开发软件。爱特
的Libero IDE是一个集成的设计管理器
无缝集成的设计工具，同时引导用户
通过设计流程，管理所有的设计和日志
文件，并通过必要的设计数据之间的工具。
此外，的Libero IDE可以让用户整合双方
示意性的，高密度脂蛋白合成成一个单一的流，并验证
在单一环境中对整个设计（见Actel的
网站了解更多信息
的Libero IDE ） 。
LIBERO
IDE包含的Synplify
AE从Synplicity ， ViewDraw
AE Mentor Graphics公司
，的ModelSim
HDL模拟器
Mentor Graphics公司， WaveFormer精简版 AE从
SynaptiCAD公司
从宫 AE物理综合
岩浆，从Actel的Designer软件。
PALACE是设计时的一个有效工具
的ProASIC
PLUS
。 PALACE AE物理综合的岩浆
需要EDIF网表和优化的性能
的ProASIC
PLUS
通过物理布局驱动装置
过程，从而确保时序收敛是很容易实现。
Actel的Designer软件是一个布局布线工具
提供了一套全面的后端支持
工具FPGA开发。设计软件
包括以下内容：
定时器 - 一个世界级的综合静态时序
支持分析和约束编辑器
时序驱动布局布线
NetlistViewer - 设计原理网表查看器
ChipPlanner - 一个图形化的布局规划和浏览器
编者
SmartPower的 - 使设计人员能够迅速
估计设计的功耗
PinEditor - 一个图形应用程序进行编辑销
和I / O属性
I / O属性编辑器 - 显示所有分配及
未分配的I / O宏和他们的属性
电子表格格式
与设计的软件，使用者可以锁定设计
布局前，销，同时最低限度地影响结果
的布局和路线。此外， Actel的反标
流与所有主要的模拟器兼容。另
工具包含在Designer软件是ACTgen
宏生成器，这就容易造成流行，
常用的逻辑功能的实现为
您的原理图或HDL设计。
Actel的Designer软件是最兼容
从流行的FPGA设计输入和验证工具
EDA供应商，如Mentor Graphics公司， Synplicity公司，
Synopsys和Cadence设计系统。设计师
软件可用于Windows和UNIX
操作系统。
ISP
用户可以生成* 。位或* .STP编程文件
从设计的软件，并且可以使用这些文件
编程设备。
的ProASIC
PLUS
设备可以在系统进行编程。为
上的ProASIC的ISP的更多信息
PLUS
装置，请参照
该
在系统编程的ProASIC
PLUS
器件
和
在进行内部在系统编程使用Actel的
的ProASIC
PLUS
器件
应用笔记。此前被
编程为在第一时间，所述的ProASIC
PLUS
设备I / O的
处于三态状态与上拉电阻选择
启用。
v5.2
1-27
