位置：首页 > IC型号导航 > 首字符5型号页 > 首字符5的型号第565页 > 5962-9861201QXA > 5962-9861201QXA PDF资料 > 5962-9861201QXA PDF资料2第28页
SMJ320F240
DSP控制器
SGUS029C - 1999年4月 - 修订2004年9月
表10.传说为F240内部硬件功能框图
符号
加
ARAU
AUX
REGS
BR
名字
累加器
辅助寄存器
运算单元
辅助寄存器
0--7
总线请求
信号
携带
中央算术
逻辑单元
描述
32位寄存器，用来存储结果，并提供输入为后续CALU操作。此外，还包括移
和旋转功能
一个无符号， 16位算术运算单元使用辅助寄存器作为输入来计算间接地址
和产出
这些16位寄存器被用作指向数据空间的地址范围内的任何地方。他们是
操作时由ARAU和由辅助寄存器指针（ARP）来选择。 AR0也可以使用
作为索引值的一个以上的AR更新和作为比较值到AR 。
外部全局数据存储器空间的访问期间， BR断言。 READY被肯定，该设备
当全局数据存储器可用于总线事务。 BR可以被用于扩展数据存储器
高达32K字的地址空间。
从注册CALU进行输出。 C被反馈到CALU扩展算术运算。 C位
驻留在状态寄存器1 （ ST1）中，并且可以在条件指令进行测试。 C也可以在储液器
移位和旋转。
32位宽的主算术逻辑单元，用于对SMJ320C2xx芯。该CALU在执行32位操作
单机器周期。 CALU运行在数据ISCALE或PSCALE未来与ACC的数据，并
提供状态结果PCTRL 。
如果片内RAM配置控制位（ CNF ）被设置为0时，可重新配置的数据的双存取RAM
（ DARAM ）块B0被映射到数据空间;否则， B0被映射到程序空间。块B1和B2
被映射到唯一的数据存储器空间，在地址0300--03FF和0060--007F分别。 0块
和1个包含256个单词，而块2包含32个字。
9位的DP寄存器的值与指令字的7个LSB ，以形成一个直接存储器
的16位地址。 DP可通过LST和LDP指令修改。
格雷格指定全局数据存储空间的大小。
IMR分别屏蔽或允许的七个中断。
7位的IFR表示SMJ320C2xx已从7可屏蔽中的一个锁存中断
中断。
一共有32个中断由硬件和/或软件的方式是可用的。
左移位16到32位桶。 ISCALE转移传入16位数据左0到16的位置，相对于32位的
取指周期内输出;因此，没有周期的开销需要输入定标操作。
16
×
16位乘法器，以一个32位乘积。 MPY在单个周期内执行乘法。 MPY可工作
符号或无符号二进制补算术乘法。
MSTACK提供临时存储的下一个指令的地址被读取时，程序
地址产生逻辑用于产生在数据空间中连续的地址。
多路公交车到一个共同的输入
NPAR保存程序的地址被驱动输出在下一周期的PAB中。
左移位16到32位桶。 OSCALE转移的32位累加器输出0至7位放置量化
管理和输出或者16位的高或低一半的移位32比特的数据，以该数据的写入数据
公交车（ DWEB ） 。
PAR持有目前正在推动对平安银行为尽可能多的循环地址，因为它需要完成的所有内存
行动计划在当前总线周期。
PC递增，从NPAR价值，为指导取和顺序顺序地址
的数据传输操作。
PCTRL解码指令，管理管道，存储状态，并且解码的条件操作。
C
CALU
DARAM
双存取RAM
数据存储器
页面指针
全球内存
分配
注册
中断屏蔽
注册
中断标志
注册
中断陷阱
输入数据缩放
移
倍增器
微型协议栈
多路复用器
下一步计划
地址寄存器
产量
数据缩放
移
项目地址
注册
程序计数器
节目
调节器
DP
GREG
IMR
IFR
INT ＃
ISCALE
MPY
MSTACK
MUX
NPAR
OSCALE
PAR
PC
PCTRL
28
邮政信箱1443
休斯敦，得克萨斯州77251--1443
