位置：首页 > IC型号导航 > 首字符5型号页 > 首字符5的型号第565页 > 5962-9861201QXA > 5962-9861201QXA PDF资料 > 5962-9861201QXA PDF资料2第25页
SMJ320F240
DSP控制器
SGUS029C - 1999年4月 - 修订2004年9月
外部中断（续）
表8是在F240的外部中断能力的概要。
表8.外部中断的类型和功能
外
打断
XINT1
NMI
XINT2
XINT3
PDPINT
控制
注册
名字
XINT1CR
NMICR
XINT2CR
XINT3CR
EVIMRA
控制
注册
地址
7070h
7072h
7078h
707Ah
742Ch
打断
TYPE
A
A
C
C
不适用
CAN DO
NMI ？
No
是的
No
No
不适用
数字
I / O引脚
仅输入
仅输入
I / O
I / O
不适用
屏蔽的？
是的
（ 1级或6 ）
No
是的
（ 1级或6 ）
是的
（ 1级或6 ）
是的
（ 2级）
时钟发生器
该SMJ320F240具有一个片上，基于PLL的时钟模块。该模块提供了所有必要的时钟
对于该设备的信号，以及控制为低功耗模式的条目。需要的唯一外部元件
这个模块是一个外部晶振的根本，或振荡器。
基于PLL的时钟模块提供两种基本的操作模式：振荡器模式和时钟的模式。
D
振荡器模式
这种模式允许使用一个4- ，6-或8 -MHz的外部参考晶体来提供时间基准的
装置。内部振荡器电路是由软件初始化，以选择所需的CPUCLK的频率，
它可以是输入时钟频率下，输入时钟的频率为2（默认）分割，或者时钟频率
由PLL来确定。
该模式允许内部晶体振荡器电路被旁路。产生器件时钟
从上XTAL1 / CLKIN引脚上的外部时钟源输入。该设备可以由软件配置
到所输入的时钟频率操作时，输入时钟频率除以2，或时钟频率
由PLL来确定。
D
签到模式
在F240的两个时钟频率运行： CPU时钟（ CPUCLK ）频率，以及系统时钟（SYSCLK ）
频率。在CPU ，存储器，外部存储器接口，以及事件管理器运行在CPUCLK频率。
所有其他外设的系统时钟频率运行。 CPUCLK的2倍运行或4倍的系统时钟频率;
例如，对于2倍， CPUCLK = 20MHz和系统时钟= 10MHz的。还有看门狗定时器的时钟，
WDCLK 。该时钟具有16384赫兹（214赫兹）的标称频率时的XTAL1 / CLKIN是两个或一个功率
的二两强国的总和;例如， 4194304赫兹（222赫兹） ， 6291456 （222 + 221赫兹） ，或8388608赫兹
（ 223赫兹）。
时钟模块包括三个外部引脚：
1. XTAL1 / CLKIN
2. XTAL2
3. OSCBYP
时钟/晶振输入
输出到晶
振荡器旁路
对于外部引脚，如果OSCBYP
≥
V
IH
，则该振荡器被使能，如果OSCBYP
≤
V
IL
，则振荡器
被旁路，该设备是在时钟-in模式。在时钟入模式中，一个外部TTL时钟必须被施加到
XTAL1 / CLKIN引脚。该XTAL2脚可以悬空。
邮政信箱1443
休斯敦，得克萨斯州77251--1443
25
