位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > A2F060M3C-1CSG208Y > A2F060M3C-1CSG208Y PDF资料 > A2F060M3C-1CSG208Y PDF资料1第17页
的SmartFusion可定制系统级芯片（ CSOC ）
VCCxxxxIOBx触发点：
大力推动： 0.6 V < trip_point_up < 1.2 V
斜坡下降： 0.5 V < trip_point_down < 1.1 V
VCC触发点：
大力推动： 0.6 V < trip_point_up < 1.1 V
斜坡下降： 0.5 V < trip_point_down < 1 V
VCC和VCCxxxxIOBx斜坡上升跳变点约为100 mV的比减速之旅百分点。这
特别是内置的滞后防止不希望的电振荡和电流浪涌。请注意
以下几点：
默认情况下，在编程过程中的I / O成为三态和弱上拉至VCCxxxxIOBx 。
你可以的FlashPro编程过程中修改I / O状态。有关详细信息，请参阅
"Specifying I / O状态在Programming"第1-3页。
JTAG供电， PLL电源和电荷泵VPUMP供应没有影响I / O
行为。
PLL行为在掉电状况
Microsemi的SoC产品集团建议使用单调的电源或稳压器
以确保正确的电性能。功率上升应是单调的，至少直到VCC和
VCCPLLx超过掉电激活水平。指定的VCC启动级别为1.1 V最坏情况
（见
图2-1 2-6页
有关详细信息） 。
当PLL的电源电压和/或VCC的电平降低到低于VCC掉电电平（ 0.75 V± 0.25
Ⅴ） ，PLL输出锁定信号变低和/或输出时钟丢失。请参阅"Power /断电
的低功耗闪存Devices"章的行为
的ProASIC3 FPGA架构用户指南
为
在时钟和锁恢复信息。
内部上电启动顺序
1.核心
2.输入缓冲区
输出缓冲器，后200的输入缓冲区激活ns的延迟
EV我SI O 4 N 1 0
2 -5
