MPC9772数据表

3.3V LVCMOS 1:12 PLL时钟发生器

表2.函数表（配置控制）

控制

REF_SEL

CCLK_SEL

VCO_SEL

PLL_EN

默认

1

1

1

1

0

选择CCLKx作为PLL的参考时钟

选择CCLK0

1

选择晶体振荡器作为PLL的

参考时钟

选择CCLK1

选择VCO2 。 VCO的频率是由2（低VCO的选择VCO1一个因子进行缩放。 （高VCO频率范围）

频率范围） 。

测试模式，绕过了PLL 。参考时钟被取代为正常操作模式并启用锁相环。

内部VCO输出。 MPC9772是完全静态的，并没有最低频率

限制适用。所有的PLL与交流的特点是不适用的。

QC2和QC3是同相的QC0和QC1

QC2和QC3被反转（ 180°相移）

相对于QC0和QC1

INV_CLK

MR / OE

1

1

输出禁用（高阻态）和器件复位。中

输出启用（激活）

重置/输出禁止PLL反馈回路是开放的，内部VCO

绑定到它的最低频率。在MPC9772需要经过任何损失复位

的PLL锁定。 PLL失锁时可能发生的外部反馈路径

被中断。复位脉冲的长度应大于1

参考时钟周期（ CCLKx ） 。该装置由内部加电复位

在上电复位（ POR ）电路。

VCO_SEL ， FSEL_A [0：1 ] ， FSEL_B [0：1 ] ， FSEL_C [0：1 ] ， FSEL_FB [0： 2]控制操作的PLL频率范围和输入/输出频率

比。看

表3

to

表6

和

应用信息

为支持的频率范围和输出到输入频率比。

表3.输出分频器银行A （N

A

)

VCO_SEL

0

0

0

0

1

1

1

1

FSEL_A1

0

0

1

1

0

0

1

1

FSEL_A0

0

1

0

1

0

1

0

1

QA [0：3 ]

VCO8

VCO12

VCO16

VCO24

VCO4

VCO6

VCO8

VCO12

表4.输出分B组（N

B

)

VCO_SEL

0

0

0

0

1

1

1

1

FSEL_B1

0

0

1

1

0

0

1

1

FSEL_B0

0

1

0

1

0

1

0

1

QB [0：3 ]

VCO8

VCO12

VCO16

VCO20

VCO4

VCO6

VCO8

VCO10

表5.输出分频器C银行（N

C

)

VCO_SEL

0

0

0

0

1

FSEL_C1

0

0

1

1

0

FSEL_C0

0

1

0

1

0

qc的[0：3 ]

VCO4

VCO8

VCO12

VCO16

VCO2

MPC9772第7版2013年1月8日

4

2013集成设备技术有限公司