MPC9772数据表
3.3V LVCMOS 1:12 PLL时钟发生器
V
CC
V
CC
2
GND
V
CC
V
CC
2
GND
t
SK （ O）
的管脚到管脚时滞定义为在最坏情况下的差异
在一个单一的任何类似的延迟路径之间的传播延迟
设备
t
()
CCLKx
V
CC
V
CC
2
GND
FB_IN
V
CC
V
CC
2
GND
图16.输出至输出偏斜吨
SK （ O）
V
CC
V
CC
2
GND
t
P
T
0
DC = T
P
/T
0
x
100%
从PLL控制的边缘的时间到非受控
缘，由锁相环控制的边沿之间的时间分割，
以百分比表示
图17.传播延迟（T
()
，静态相
偏移量）测试参考
CCLKx
FB_IN
T
JIT （ φ ）
=
|T
0
-T
1
意思|
T中的偏差
0
对于其中一个控制边缘的T
0
意思是在
循环随机抽样
图18.输出占空比（ DC ）
图19. I / O抖动
T
N
T
N+1
T
JIT （ CC ）
=
|T
N
-T
N+1
|
T
0
T
JIT （ PER ）
=
|T
N
-1/f
0
|
在一个信号周期时间的理想时期通过的偏差就
循环随机抽样
在相邻的周期之间的信号的周期时间的变化，在一
相邻周期对随机抽样
图20周期到周期抖动
图21.周期抖动
V
CC
=3.3 V
2.4
0.55
t
F
t
R
图22.输出转换时间测试参考
MPC9772第7版2013年1月8日
14
2013集成设备技术有限公司
