位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > M1AFS1500-PQ484Y > M1AFS1500-PQ484Y PDF资料 > M1AFS1500-PQ484Y PDF资料1第39页
Fusion系列混合信号FPGA的
时钟调整电路
在Fusion器件，核心承诺是用来实现分频，倍频，相
转换和延时操作。
核心承诺是6片的位置，每四个芯片四角和东部的中间可用
和西片两侧。
每个CCC可以实现多达三个独立的全局缓冲器（带有或不带有可编程延迟） ，
或锁相环（PLL）功能（可编程频/倍频，相移和延迟）至多三个
全球输出。一个PLL未使用的全球输出可用于实现独立的全球缓冲区，同比增长
至最多三个全球输出对于给定的CCC 。
全局缓存可以放置在任何的全球三大地区（ CLKA - GLA ， CLKB - GLB和CLKC-
GLC ）给定的CCC认证。
一个PLL宏使用CLKA CCC输入来驱动其参考时钟。它使用的GLA和任选的
GLB和GLC全球输出来驱动的全球网络。一个PLL宏还可以带动YB和YC
定期核心产出。如果YB （或YC）输出用作所述GLB （或GLC ）全局输出不能重复使用
（图
2-19).
参阅
第2-29页的"PLL Macro"节
了解更多信息。
每个全局缓冲器，以及PLL参考时钟，可以驱动从以下中的一个：
3个专门用硬线连接的单端I / O
2专用的差分I / O的使用硬连线连接
FPGA内核
CCC认证模块是完全可配置的，或者通过在节目码流设置Flash配置位或
通过一个异步接口。这种异步接口是从内动态地访问
融合装置，以允许参数在器件工作期间的变化（如分频比） 。对
提高时钟调节系统的通用性和灵活性， CCC配置
无论是在设计过程中，用户确定的，与配置数据被存储在闪存
存储器器件编程过程的一部分，或通过将数据写入到一个专门的移位寄存器
在正常的设备操作。这后一种模式，用户可以动态地重新配置了CCC
无需核心编程。移位寄存器是通过一个简单的串行接口访问。
请参考的Microsemi的低功耗闪存Devices"章"UJTAG应用
融合FPGA
布艺用户指南
和
第2-30页"CCC和PLL Characteristics"节
了解更多信息。
修订4
2- 23
