位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > MT41J128M16HA-15EDTR > MT41J128M16HA-15EDTR PDF资料 > MT41J128M16HA-15EDTR PDF资料1第15页
2GB ： X4，X8 ， X16 DDR3 SDRAM
功能方框图
图4 ： 256梅格×8功能框图
ODT
ZQ
RZQ
RESET＃
CKE
V
SSQ
A12
BC4 （突发印章）
命令
解码
OTF
7银行
6银行
5银行
4银行
3银行
2银行
银行1
行向
地址
MUX
15
BANK 0
行向
地址
32,768
LATCH
和
解码器
7银行
6银行
5银行
4银行
3银行
2银行
银行1
64
列0,1，和2个
控制
逻辑
ZQCL ， ZQCS
要ODT /输出驱动器
ODT
控制
ZQ CAL
CK ， CK ＃
CS ＃
RAS ＃
CAS ＃
WE＃
V
DDQ
/2
R
TT ， NOM
SW1
DLL
(1 . . . 8)
读
FIFO
和
数据
MUX
DQ8
8
读
DRIVERS
DQ [7：0 ]
DQS ， DQS ＃
TDQS ＃
DQ [7：0 ]
R
TT （WR）
SW2
CK ， CK ＃
模式寄存器
18
刷新
计数器
15
BANK 0
内存
ARRAY
(32,768 x 128 x 64)
15
感测放大器
8,192
V
DDQ
/2
64
BC4
BC4
OTF
SW1
R
TT ， NOM
R
TT （WR）
SW2
3
A[14:0]
BA [ 2 ：0]的
地址
注册
银行
控制
逻辑
I / O选通
DM面膜逻辑
(1, 2)
DQS / DQS ＃
18
3
(128
x64)
V
DDQ
/2
64
数据
接口
8
数据
写
DRIVERS
和
输入
逻辑
R
TT ， NOM
SW1
R
TT （WR）
SW2
COLUMN
解码器
柱分离
地址
计数器/
LATCH
7
3
列0,1，和2个
CK ， CK ＃
10
DM / TDQS
（共用针）
第2列
（选择上或
对于BC4低四位）
图5 ： 128梅格×16功能框图
ODT
ZQ
RZQ
RESET＃
CKE
V
SSQ
ODT
控制
ZQ CAL
控制
逻辑
ZQCL ， ZQCS
要ODT /输出驱动器
A12
V
DDQ
/2
BC4 （突发印章）
命令
解码
7银行
6银行
5银行
4银行
3银行
2银行
银行1
13
行向
地址
MUX
14
BANK 0
行向
地址
LATCH
和
解码器
BANK 0
内存
ARRAY
(16,384 x 128 x 128)
128
7银行
6银行
5银行
4银行
3银行
2银行
银行1
柱0,1和2
CK ， CK ＃
SW1
DLL
(1 . . . 16)
读
FIFO
和
数据
MUX
16
读
DRIVERS
SW2
R
TT ， NOM
R
TT （WR）
CK ， CK ＃
CS ＃
RAS ＃
CAS ＃
WE＃
OTF
模式寄存器
17
刷新
计数器
DQ [15：0 ]
LDQS ， LDQS ＃ ， UDQS ， UDQS ＃
DQ [15：0 ]
16,384
14
V
DDQ
/2
感测放大器
16,384
128
BC4
OTF
3
A[13:0]
BA [ 2 ：0]的
地址
注册
银行
控制
逻辑
(128
x128)
V
DDQ
/2
128
数据
接口
写
DRIVERS
和
输入
逻辑
BC4
SW1
R
TT ， NOM
R
TT （WR）
SW2
I / O选通
DM面膜逻辑
(1 . . . 4)
LDQS ， LDQS ＃
UDQS ， UDQS ＃
17
3
16
数据
R
TT ， NOM
SW1
R
TT （WR）
SW2
COLUMN
解码器
柱分离
地址
计数器/
LATCH
7
10
(1, 2)
3
列0,1，和2个
CK ， CK ＃
第2列
（选择上或
对于BC4低四位）
LDM / UDM
PDF ： 09005aef826aaadc
2Gb_DDR3_SDRAM.pdf - 修订版Q 04/13 EN
15
美光科技公司保留更改产品或规格，恕不另行通知。
2006年美光科技公司保留所有权利。
