ADV7330
引脚功能说明（续）
引脚数
10, 56
41
45, 47
34
31
48
50
49
19
64
42–44
46
助记符
V
DD
V
AA
EXT_LF
RTC_SCR_TR
BLANK_O / P
HSYNC_O / P
VSYNC_O / P
I
2
C
GND_IO
NC
V
REF
I / O
P
P
I
I
O
O
O
I
功能
数字电源。
模拟电源。
不使用时，不要连接。
外部环路滤波器的内部PLL 。
多功能输入：实时控制（ RTC ）输入，定时复位输入，
副载波复位输入。
视频消隐控制信号。对于HD和PS ，这个输入是高电平有效。对于标清输入，
该输出为低电平有效。
视频水平同步控制信号。
视频垂直同步控制信号。
该输入引脚必须接高电平（V
DD_IO
）为ADV7330接口在我
2
端口C 。
数字输入/输出地。
无连接。
TEST15 ， TEST16
I / O
可选的外部参考电压输入或DAC的输出参考电压
(1.235 V).
术语
SD
HD
PS
标准清晰度视频，符合ITU-R
BT.601/656.
高清视频，比如逐行扫描或HDTV 。
逐行扫描视频，符合SMPTE 293M ，
ITU -R BT.1358 ， BTA T- 1004EDTC2 ， BTA1362
HDTV
高清晰度电视视频，符合SMPTE
274M和SMPTE 296M 。
YCrCb的SD ， PS ，还是高清数字分量视频。
的YPrPb SD ， PS ，或高清分量模拟视频。
MPU端口说明
该ADV7330支持2线串行（I
2
C兼容型）微
处理器总线驱动多个外设。该总线操作
在开漏配置。两个输入端，串行数据
（ SDA ）和串行时钟（ SCL ） ，携带任何的信息
连接到总线上的设备。每个从器件由一个公认的
唯一的地址。该ADV7330具有四种可能的器件地址
礼服的读取和写入操作。这些都是独一无二的
每个设备和地址示于图12中。
的LSB设置读或写操作。逻辑1对应于
一个读操作，而逻辑0对应于写操作。
A 1是由ADV7330的ALSB销设置为逻辑0，定
或逻辑1。当ALSB被设置为1，有较大的输入频带 -
宽度上的我
2
线，它允许高速数据传输
在这条总线。当ALSB被设置为0 ，存在减小输入
带宽上的余
2
C火车，这意味着较少的脉冲
低于50 ns不会传递到我
2
C内部控制器。这
模式建议在嘈杂的系统。
1
1
0
1
0
1
A1
地址
控制
成立了由
ALSB
读/写
控制
0
1
写
读
X
以控制总线上的各种设备，下面原型
COL必须遵循。首先，主机通过发起数据传输
建立一个起始条件，德网络定义由高向低转换
在SDA ， SCL保持高电平时。这表明，一个地址/
数据流将跟随。所有外设启动响应
条件和转移的下一个八位（ 7位地址+ R / W位） 。
将比特从高位向下传递到LSB 。该外设
全部擦除能够识别所发送地址响应通过拉
在第九个时钟脉冲的数据线为低。这就是所谓的
一个应答位。所有其它器件从总线退出时
这一点并保持空闲状态。在怠速状态
当设备监视SDA和SCL线等待
启动条件和正确的传输地址。在R / W
位决定数据的方向。
在LSB的网络连接的第一个字节的逻辑0 ，则意味着主机
将信息写入到外围设备。上的一个逻辑1 LSB
该网络的第一个字节表示该主机将读到的信息
从周。
该ADV7330充当总线上的标准从站设备。该
SDA引脚上的数据为8位长，支持7位
地址加R / W位。它解释了第一个网络字节作为设备
地址，第二个字节作为起始子地址。那里
是子地址自动递增设施。这允许数据被
写入或升序副地址寄存器读
序列，从任何有效的子地址。数据传输是
总是由一个停止条件终止。也可以访问用户
没有在一个接一个的基础上的任何独特子地址寄存器
不必更新所有的寄存器。
–13–
图12. ADV7330从地址= D4H
版本B
