ADV7330
引脚配置
HSYNC_O / P
VSYNC_O / P
48
销1
识别码
47
46
45
44
43
GND_IO
TEST14
TEST13
TEST12
TEST11
TEST10
TEST9
TEST8
TEST7
TEST6
TEST5
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
TEST4
DGND
V
DD
V
DD_IO 1
TEST0
2
BLANK_O / P
TEST16
V
REF
TEST15
NC
NC
NC
V
AA
AGND
DAC A
DAC B
DAC
COMP
R
SET
EXT_LF
RESET
TEST1
3
Y0
4
Y1
5
Y2
6
Y3
7
Y4
8
Y5
9
V
DD 10
DGND
11
Y6
12
Y7
13
TEST2
14
TEST3
15
C0
16
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
ADV7330
顶视图
（不按比例）
42
41
40
39
38
37
36
35
34
33
RTC_SCR_TR
ALSB
SCLK
C3
C4
C5
C6
I
2
C
SDA
HSYNC_I / P
VSYNC_I / P
BLANK_I / P
C7
NC =无连接
引脚功能描述
引脚数
11, 57
2, 3, 14, 15,
51–55, 58–63
40
32
36
39
38
37
25
23
24
4–9, 12, 13
16–18, 26–30
33
35
22
21
20
1
助记符
DGND
TEST0–TEST14
AGND
CLKIN
COMP
DAC A
DAC B
DAC
BLANK_I / P
HSYNC_I / P
VSYNC_I / P
Y7–Y0
C7–C0
RESET
R
SET
SCLK
SDA
ALSB
V
DD_IO
I / O
G
I
G
I
O
O
O
O
I
I
I
I
I
I
I
I
I / O
I
P
功能
数字地。
不使用时，配合到DGND。
模拟地。
像素时钟输入HD（ 74.25 MHz的只是， PS （ 27兆赫） ， SD （ 27兆赫） ） 。
补偿引脚对DAC的。连接0.1
F
从COMP引脚到V电容
AA
.
CVBS /绿/ Y模拟输出。
色度/蓝/铅模拟输出。
亮度/红色/ PR模拟输出。
视频消隐控制信号。对于HD和PS ，这个输入是高电平有效。对于SD
输入，该输入为低电平有效。
视频水平同步控制信号。
视频垂直同步控制信号。
SD或逐行扫描/ HDTV输入端口Y的数据。输入端口交错
逐行扫描的数据。数据的最低位设置在引脚Y0 。
8位SD /逐行扫描/高清输入端口。 LSB置位引脚电平C0 。
这个输入复位片上定时发生器，并设置ADV7330到默认
寄存器设置。复位是低电平有效信号。
A 3040
电阻器必须连接此引脚与AGND和用于控制
对DAC输出的振幅。
I
2
端口C串行接口的时钟输入。
I
2
端口C串行数据输入/输出。
TTL地址输入。这个信号设置的LSB的余
2
C类地址。当该引脚为
接低电平时，我
2
C滤波器被激活，以减少对予噪声
2
C接口。
电源的数字输入和输出。
–12–
版本B
CLKIN
C1
C2
