包装说明
表57. MPC8533E引脚上市（续）
信号
AVDD_SRDS
W28
封装引脚数
PIN TYPE
技术POWER
SRDSPLL
(1.0 V)
技术POWER
SRDSPLL
(1.0 V)
O
—
模拟信号
MVREF
A28
参考
电压信号
对于DDR
—
—
—
I
I
O
无连接引脚
NC
C19 ，D7， D10 ，K13 ，L6， K9 ，维生素B6， F12 ， J7 ， M19 ，
M25 ， N19 ， N24 ， P19 ， R19 ， AB19 ， T12 ， W3 ，
M12 ， W5 ， P12 ， T19 ， W1 ， W7 ， L13 ， U19 ， W4 ， V8 ，
V9, V10, V11, V12, V13, V14, V15, V16, V17,
V18 ， V19 ， W2 ， W6 ， W8 ， T11 ， U11 ， W12 ， W13 ，
W14 ， W15 ， W16 ， W17 ， W18 ， W19 ， W27 ， V25 ，
Y17 ， Y18 ， Y19 ， AA18 ， AA19 ， AB20 ， AB21 ，
AB22 ， AB23 ， J9
—
—
—
MVREF
—
动力
供应
—
笔记
19
AVDD_SRDS2
AG1
—
19
SENSEVDD
SENSEVSS
W11
W10
V
DD
—
12
12
SD1_IMP_CAL_RX
SD1_IMP_CAL_TX
SD1_PLL_TPA
SD2_IMP_CAL_RX
SD2_IMP_CAL_TX
SD2_PLL_TPA
M26
AE28
V26
AH3
Y1
AH1
200Ω到GND
100Ω到GND
AVDD_SRDS
类似物
200
Ω
到GND
100
Ω
到GND
AVDD_SRDS2
类似物
—
—
17
—
—
17
注意事项：
1，所有复用信号中列出只有一次，不要再发生。例如， LCS5 / DMA_REQ2是在上市仅一次
本地总线控制器接口部分，而不是在DMA部即使销还充当提到
DMA_REQ2.
2.Recommend弱上拉电阻（ 2-10 KΩ ）被放置在该引脚为OV
DD
.
3，本引脚必须被拉高。
4，本引脚复位配置引脚。它有一个内部弱上拉P -FET它时，才会启用时，处理器处于
复位状态。这种上拉是这样设计的，它可以通过一个外部4.7 kΩ的下拉电阻被制服了。但是，如果
所述信号的目的是复位后的要高，而且，如果有在网络上可能拉下净的值的任何装置
在复位，然后上拉或有源驱动器是必要的。
5.把这些引脚无连接（ NC） ，除非使用调试地址的功能。
MPC8533E的PowerQUICC III集成处理器的硬件规格，版本5
86
飞思卡尔半导体公司
