输入时钟
4.1
系统时钟时序
表5.系统时钟AC时序规范
表5
提供系统时钟（ SYSCLK ） AC时序规格为MPC8533E 。
在推荐工作条件（见
表2）
与OV
DD
= 3.3 V± 165 mV的。
参数/条件
系统时钟频率
系统时钟周期时间
系统时钟上升和下降时间
系统时钟占空比
系统时钟抖动
符号
f
系统时钟
t
系统时钟
t
KH
, t
KL
t
KHK
/t
系统时钟
—
民
33
7.5
0.6
40
—
典型
—
—
1.0
—
—
最大
133
30.3
2.1
60
±150
单位
兆赫
ns
ns
%
ps
笔记
1
—
2
—
3, 4
注意事项：
1.
注意事项：
建行时钟SYSCLK比和e500内核，以建行的时钟比率的设置必须选择使得所得
SYSCLK的频率的e500 （核心）频率，和CCB时钟频率不超过各自的最大或最小值
工作频率。请参阅
第19.2节， “建行/系统时钟PLL比”
和
第19.3节， “ e500内核PLL比”
对比率
设置。
2.有上升和下降时间为SYSCLK为0.6和2.7 V.测
3.这代表了总输入抖动的短期和长期的。
4.系统时钟驱动器的闭环带宽的抖动应该是<500千赫为-20 dB 。带宽必须被设置为低，使
级联PLL为基础的设备来跟踪驱动系统时钟与指定的抖动。
4.1.1
系统时钟和扩频来源
扩频时钟源是一个日益流行的方式来控制电磁干扰
辐射（EMI ），由散布发出的噪音更广泛的频谱，并降低了噪音峰值
为了满足行业和政府的要求程度。这些时钟源故意添加
长期抖动以扩散的EMI频谱内容。在给定的抖动指标
表5
考虑短期（周期到周期）只抖动和时钟发生器的周期到周期的输出抖动
应满足MPC8533E输入周期到周期抖动要求。频率调制和扩频是
独立的顾虑，而MPC8533E与扩频源，如果建议兼容
上市
表6
被观察到。
表6.扩频时钟源推荐
在推荐的工作条件。看
表2中。
参数
调频
扩频
民
20
0
最大
60
1.0
单位
千赫
%
笔记
—
1
注意：
1. SYSCLK的频率从频率所得的扩散，所得的芯和VCO的频率，必须满足
在给定的最小和最大参数
表5 。
就必须要注意的是处理器的最小和最大的SYSCLK ，核心和VCO频率
不得超出无论时钟源的类型。因此，系统，其中所述处理器
在其最大额定e500内核频率运行，应避免违反规定的限制使用
只有向下蔓延。
MPC8533E的PowerQUICC III集成处理器的硬件规格，第4版
14
飞思卡尔半导体公司
