高速串行接口（ HSSI ）
图22
显示串行解串器参考时钟连接参考电路为LVPECL类型的时钟驱动器。
由于LVPECL驱动器的DC电平（共模电压和输出摆幅）与不兼容
MPC8308 SerDes的参考时钟输入的直流要求，交流耦合，必须使用。
图22
假定LVPECL时钟驱动器的输出阻抗为50
Ω.
R1用来直流偏置的LVPECL
之前的交流耦合输出。它的值可以从140不等
Ω
240
Ω
根据时钟驱动器
供应商的要求。 R 2为一起使用的SerDes的参照时钟接收机50 终止
电阻衰减LVPECL输出的差分峰值电平，使其符合MPC8308的串行解串器
参考时钟的差分输入幅度要求（ 200 mV至800 mV的差
峰）。例如，如果LVPECL的输出的差分的峰值是900毫伏，而所需的SerDes引用
时钟输入幅度被选择为600毫伏，衰减系数为0.67 ，这需要R 2 = 25
Ω.
请参考时钟驱动器芯片制造商，以验证这种连接方案是否兼容
一个特定的时钟驱动器芯片。
LVPECL CLK
驱动芯片
CLK_OUT
R2
10nF
SD_REF_CLK
MPC8308
50
Ω
时钟驱动器
R1
100
Ω
差分电路板走线
R2
10 nF的
SD_REF_CLK
SerDes的参考价值。
CLK接收器
CLK_OUT
R1
50
Ω
图22.交流耦合与LVPECL时钟驱动器差分连接（仅供参考）
MPC8308的PowerQUICC II Pro处理器硬件规格，第2版
32
飞思卡尔半导体公司
