高速串行接口（ HSSI ）
图21
显示串行解串器参考时钟连接参考电路的LVDS类型时钟驱动器。
因为LVDS时钟驱动器的共模电压小于MPC8308的SerDes的参照时钟更高
输入的允许范围（ 100-400毫伏） ， AC耦合连接方案必须使用。它假定了LVDS
输出驱动器具有50 Ω的终端电阻。它还假定的LVDS发射器确定其
自己的共模电平不依赖于接收器或其它外部组件。
LVDS CLK驱动芯片
CLK_OUT
10 nF的
SD_REF_CLK
50
Ω
MPC8308
时钟驱动器
100
Ω
差分电路板走线
SerDes的参考价值。
CLK接收器
CLK_OUT
10 nF的
SD_REF_CLK
50
Ω
图21.交流耦合与LVDS时钟驱动器差分连接（仅供参考）
MPC8308的PowerQUICC II Pro处理器硬件规格，第2版
飞思卡尔半导体公司
31
