21位解串器，具有可编程
扩频和直流平衡
MAX9242/MAX9244/MAX9246/MAX9254
跟踪使用（微带线或带状线） 。请注意两个50Ω
PCB走线不具有100Ω差分阻抗
ANCE当接近在一起，阻抗
下山时，走线更接近。
路线的PCB走线为LVDS通道（有
均为每个LVDS通道的两个导体）在平行于
保持差分特性阻抗。
将终端电阻器在PC的端
在一个1/4英寸LVDS接收器的电路板走线
输入。避免使用过孔。如果过孔必须使用，只用一个
对每个LVDS通道，并将通过对每行
在沿印刷电路板的长度的相同点
痕迹。这样一来，将发生在同一任何反射
时间。不要让过孔到测试点的ATE 。使
LVDS时钟和数据对同一长度的PC上
板，以避免对到对的歪斜。使印刷电路板
迹线构成一个差分对具有相同长度
为了避免在差分对中的偏差。
增量电流被添加到（对于V
CCO
＆ GT ;
3.6V)
或减去（对于V
CCO
＆ LT ;
3.6V ）的
直流电气
特征
表最大供电电流。该
内部输出缓冲器电容为C
INT
=为6.0pF 。该
数据输出的最坏情况下的模式开关频率
放是输出时钟的一半开关频率。
在下面的例子中，增量供给电流
在扩频和直流平衡模式的MAX9244的是校准 -
culated为V
CCO
= 5.5V ，女
C
= 34MHz ，和C
L
=驱动8pF ：
V
I
= 5.5V - 3.6V = 1.9V
C
T
= C
INT
+ C
L
=为6.0pF +驱动8pF = 14pF
其中：
I
I
= C
T
V
I
0.5f
C
×21 （数据输出） + C
T
V
I
f
C
值x 1（时钟
输出）
I
I
= （ 14pF X 1.9V ×0.5× 34MHz ×21 ） + （ 14pF X 1.9V X
34MHz)
I
I
= 9.5毫安+ 0.9毫安= 10.4毫安。
在直流平衡模式下的最大电源电流
V
CC
= V
CCO
=在f 3.6V
C
= 34MHz是125毫安（从
DC电气特性
表）。添加10.4毫安得到
总近似的最大电源电流在V
CCO
= 5.5V和V
CC
= 3.6V.
如果输出电压小于V
CCO
= 3.6V,
降低电源电流可通过计算
同样的公式和方法。
在高开关频率，高电源电压，并且
高容性负载，功耗可能超过
封装的功率耗散额定值。不超过
最大封装功耗额定值。看
该
绝对最大额定值
最大包
功耗容量和温度降额。
5V容限输入
PWRDWN
为5V宽容，在内部上拉下来
GND 。 SSG和DCB不承受5V的电压。输入电压
范围SSG和DCB名义上被磨成V
CC
.
斜保证金（ RSKM ）
歪斜保证金（ RSKM ）是允许的降解时间
化的串行数据采样的建立和保持时间由
来源比解串器等。解串器
抽样不确定性占和不
需要从RSKM减去。主外
抖动贡献者和歪斜的RSKM的减
是互连的符号间干扰，串
脉冲位置的不确定性，以及对到线对路径偏移。
V
CCO
输出电源和功耗
输出具有单独的电源（V
CCO
）的接口
与1.8V系统5V标称输入逻辑电平。该
DC电气特性
表给出了最大
电源电流V
CCO
= 3.6V与驱动8pF负载在几个
开关频率与所有输出开关的
最坏情况下的开关图案。近似incremen-
TAL电源电流V
CCO
比3.6V与同其他
为8pF负荷和最坏情况下的图案可以用下式计算：
I
I
= C
T
V
I
0.5f
C
×21 （数据输出）
+ C
T
V
I
f
C
值x 1（时钟输出）
其中：
I
I
=增加的电源电流
C
T
=全内（C
INT
）和外部（C
L
）负载电容
tance
V
I
=增加的电源电压
f
C
=输出时钟开关频率
Rising-或下降沿输出选通
该MAX9242具有上升沿输出选通，
锁存的并行输出数据转换成上下一芯片
上升RxCLKOUT的边缘。该MAX9244 / MAX9246 /
MAX9254具有下降沿输出选通，
锁存的并行输出数据转换成上下一芯片
下降RxCLKOUT边缘
.
解串器输出
选通脉冲的极性并不需要匹配的串
输入信号的极性。
三电平逻辑输入
SSG和DCB （ DCB中层保留）的三
电平逻辑输入。逻辑高电平输入电压必须
大于+ 2.5V和逻辑低输入电压必须
是小于+ 0.8V。中级逻辑认可
在MAX9242 / MAX9244 / MAX9246 / MAX9254的时候
输入为开路或连接到驱动在高
阻抗状态。在输入级弱逆变器
20
______________________________________________________________________________________
