21位解串器，具有可编程
扩频和直流平衡
MAX9242/MAX9244/MAX9246/MAX9254
MAX9209/MAX9213
高频率，陶瓷
表面贴装电容器
也可以被放置在
串行器INSTEAD OF解串器。
TXOUT
7
(7 + 2):1
R
O
R
T
100Ω
RXIN
7
MAX9242/MAX9244/MAX9246/MAX9254
1:(9 - 2)
+ FIFO
7
TXIN
(7 + 2):1
100Ω
1:(9 - 2)
+ FIFO
7
RXOUT
7
(7 + 2):1
100Ω
1:(9 - 2)
+ FIFO
7
PWRDWN
PLL
TXCLK IN
TXCLK OUT
21 ： 3串行器
RXCLK IN
100Ω
PLL1 +
SSPLL
PWRDWN
RXCLK OUT
3:21解串器
图19.每个连接两个电容，交流耦合，直流平衡模式
对于较高频率的电容值减小
并行时钟和更高水平的下垂和抖动。
使用高频，表面贴装陶瓷电容。
式（1）改变为4串联电容器（图20）为：
C = - （ 4×吨
B
X DSV ） / （ LN （ 1 - D） X （R
T
+ R
O
） ） （公式3 ）
故障保护
该MAX9242 / MAX9244 / MAX9246 / MAX9254具有故障 -
在非直流平衡模式安全LVDS输入（图1） 。
故障安全驱动器的输出端为低电平时，相应的
LVDS输入是开放的，无驱动和短路或无驱动
和并行终止。故障安全的LVDS时钟
输入驱动所有输出低电平时，电源稳定。故障 -
安全没有在直流平衡模式下操作。
RxCLKIN- ）差分+ 15mV的通过连接一个10kΩ
非反相输入端之间的±1％的上拉电阻
LVDSV
CC
和之间为10kΩ ±1％的下拉电阻
反相输入端与地之间。这些偏置电阻，
随着100Ω± 1％的容错端接电阻
提供差分输入+ 15mV的。在+ 15mV的偏置
引起RSKM一些小的降解比例
在时钟输入的转换速率。例如，如果时钟
250mV的转变在500PS ，在0.5mV / PS的转换率
通过30PS降低RSKM 。
未使用的LVDS数据输入
在非直流平衡模式下，将未使用的LVDS数据
输入打开。在非直流平衡模式中，输入故障 -
安全电路驱动相应的输出低，且无
需要上拉或下拉电阻。在直流平衡
模式，在每一个未使用的LVDS数据输入，拉反相
输入最多LVDSV
CC
通过一个10kΩ电阻器，并拉动
同相输入端下拉到地用一个10kΩ电阻。
不要连接终端电阻。上拉和
下拉电阻，驱动相应的输出低
防止由于噪声引起的。
输入偏置和频率检测
在直流平衡模式，反相和同相
LVDS输入通过内部连接到+ 1.2V
42kΩ （分钟） ，以提供偏置为交流耦合（图1） 。
为了防止由于噪声引起的，当输入时钟
没有驱动，偏置时钟输入（ RxCLKIN + ，
18
______________________________________________________________________________________
