LTC2159
应用信息
数字输出测试模式
以允许在电路测试的数字接口的
A / D ，有几个测试模式，迫使A / D数据
输出（作者： D15至D0）为已知值：
,
全1 ：所有输出1
全部为0 ：所有的输出都为0
交替：输出从全1上更改为全0
交替样本。
棋盘：输出从改变
10101010101010101 01010101010101010到
在交替的样品。
数字输出测试图案通过连续使
编程模式控制寄存器A4。当启用时，
测试模式覆盖所有其他格式模式： 2的
补充，随机函数发生器，交替位极性。
输出禁用
数字输出可以通过串行编程禁用
明模式控制寄存器A3 。所有数字输出includ-
荷兰国际集团和CLKOUT被禁止。高阻抗
禁用状态适用于在电路测试或长
期间不活动，它速度太慢，多路复用数据
多个转换器在全速的总线。当
输出被禁止的ADC应放入要么
睡眠或休眠模式。
睡眠和打盹模式
A / D转换可放置在睡眠或打盹模式，以节省
力。在睡眠模式下，整个设备断电，
导致1mW的功率消耗。的量
需要时间来恢复从睡眠模式依赖于
对V旁路电容的大小
REF
， REFH和
REFL 。在图8中的建议值， A / D转换会
2ms的后稳定下来。
在打盹模式下，A / D内核断电而内部
参考电路保持活跃，从而实现更快的唤醒比
从睡眠模式。从休眠模式恢复时要求
至少100个时钟周期。如果应用程序要求非常
精确的直流稳定再追加为50μs应该是
允许这样的芯片上的引用可以从沉降
引起的供给的变化略有温度变化
当前的A / D离开打盹模式。
睡眠模式和休眠模式由模式控制启用
注册A1 （串行编程模式） ，或者通过SDI和
SDO （并行编程模式） 。
器件编程模式
的LTC2159的操作模式可以被编程
无论是通过并行接口或一个简单的串行接口。
串行接口具有更大的灵活性和罐程序
所有可用的模式。并行接口较为有限
并且只能进行编程的一些更常用
模式。
并行编程模式
使用并行编程模式， PAR / SER应
连接到V
DD
。该
CS ，
SCK ， SDI和SDO引脚是二进制
逻辑输入，设定一定的操作模式。这些引脚
可以连接到V
DD
或接地，或驱动由1.8V，2.5V ，或
3.3V CMOS逻辑。当作为输入使用时，SDO应
通过一个1kΩ串联电阻驱动。表2示出
通过模式设置
CS ，
SCK ， SDI和SDO 。
表2.并行编程模式控制位（ PAR / SER = V
DD
)
针
CS
描述
时钟占空比稳定控制位
0 =时钟占空比稳定器
1 =时钟占空比稳定器在
数字输出模式控制位
0 =全速率CMOS输出模式
1 =双倍数据速率LVDS输出模式
（ 3.5毫安LVDS电流，内部终端OFF ）
断电控制BITS
00 =正常运行
01 - 未使用
10 =打盹模式
11 =睡眠模式（整个设备断电）
SCK
SDI / SDO
2159f
22
