LTC2159
应用信息
数字输出
数字输出模式
该LTC2159可以在三种数字输出模式下运行：
全速率CMOS ，双倍数据速率CMOS （减半
输出线数） ，或双数据速率的LVDS （以
降低数字噪声在系统中。 ）输出模式
通过模式控制寄存器设置A3 （串行编程
模式），或者通过SCK（并行编程模式）。注意
双倍数据速率CMOS不能在平行进行选择
编程模式。
全速率CMOS模式
在全速率CMOS模式下的数据输出（ D0到D15 ）
溢出（ OF）和数据输出时钟（CLKOUT
+
,
CLKOUT
–
）具有CMOS输出电平。的输出是
本站由OV
DD
和OGND其从所述分离
A / D芯电源线和地线。 OV
DD
范围可以从1.1V
到1.9V ，允许通过1.8V CMOS逻辑输出1.2V 。
为了获得良好的性能，数字输出驱动器应
最小的容性负载。如果负载电容是大
比10pF的数字缓冲器应使用。
,
双倍数据速率CMOS模式
在双倍数据速率CMOS模式下，两个数据位是mul-
tiplexed并在每个数据引脚输出。这降低了
一些数字线路八，简化电路板布线
并减少所需的输入端子的编号，以接收
的数据。数据输出（ D0_1 ， D2_3 ， D4_5 ， D6_7 ， D8_9 ，
D10_11 ， D12_13 ， D14_15 ） ，溢出（ OF）和所述数据
输出时钟（ CLKOUT
+
， CLKOUT
–
）具有CMOS输出
的水平。输出由OV供电
DD
和OGND这
从A / D转换芯电源线和地线隔离。 OV
DD
范围可以从1.1V到1.9V ，允许1.2V至1.8V的
CMOS逻辑输出。
为了获得良好的性能，数字输出驱动器应
最小的容性负载。如果负载电容是大
比10pF的数字缓冲器应使用。
,
双倍数据速率LVDS模式
在双倍数据速率LVDS模式下，两个数据位是多
路开关连接并且在每个差分输出端对输出。有
8 LVDS输出对（ D0_1
+
/D0_1
–
通过D14_15
+
/
D14_15
–
）为所述数字输出数据。溢出（OF
+
/作者：
–
)
和数据输出时钟（CLKOUT
+
/ CLKOUT
–
）各自具有
一个LVDS输出对。
默认情况下，输出为标准的LVDS电平： 3.5毫安
输出电流和1.25V的输出共模电压
年龄。外部100Ω差分端接电阻
需要为每个LVDS输出对。终止
电阻应尽可能靠近尽可能地
LVDS接收器。
输出由OV供电
DD
和OGND这是
分离出来自A / D转换芯电源线和地线。在LVDS
模式， OV
DD
必须是1.8V 。
可编程LVDS输出电流
在LVDS模式下，默认的输出驱动电流为3.5毫安。
此电流可通过串行编程模式中调整
控制寄存器A3 。可目前的水平1.75毫安，
2.1毫安， 2.5毫安， 3毫安， 3.5毫安， 4mA到4.5毫安。
可选的LVDS驱动器内部端接
在只使用一个外部100Ω端接大多数情况下，
电阻可提供优良的LVDS信号完整性。此外
化，可选的内部100Ω终端电阻可以
通过串行编程模式控制寄存器使能
A3 。内部端接有助于吸收任何反射
造成不完善终止在接收机。当
内部终端被激活，输出驱动电流
被加倍以保持相同的输出电压摆动。
溢流位
溢出输出位输出逻辑高电平时
模拟输入可以是overranged或underranged 。该
溢位有相同的流水线延迟的数据位。
2159f
19
