怀特电子设计
32Mx64 DDR SDRAM
特点
DDR SDRAM，速率= 200 ，250， 266 ， 333 **
包装：
208塑料球栅阵列（ PBGA ） ，
13× 22毫米
2.5V ± 0.2V内核电源
2.5V的I / O （ SSTL_2兼容）
差分时钟输入（ CK和CK ＃ ）
命令中输入的每个积极的CK
EDGE
内部流水线双倍数据速率（DDR ）
体系结构;每个时钟周期2的数据访问
可编程突发长度： 2,4或8
双向数据选通（ DQS ）发送/
用数据，即，源同步数据接收
捕捉（每字节1 ）
DQS边沿对齐与读取数据;中央重点
与写入的数据一致
DLL对齐DQ和DQS转换与CLK
四大银行内部的并发操作
数据屏蔽（ DM ）引脚用于屏蔽写入数据
（每一个字节）
可编程IOL / IOH选项
自动预充电选项
自动刷新和自刷新模式
商业，工业及军事
TemperatureRanges
组织为32M ×64
可以由用户组织为2x32Mx32或
4x32Mx16
重量： W3E32M64S - XSBX - 1.5克典型
W3E32M64S-XSBX
好处
73 ％的空间节省与FPBGA
43 ％的空间节省VS TSOP
减少了部件数量
21 ％的I / O减少VS TSOP
13 ％的I / O减少VS FPBGA
减少布线长度，以更低的寄生
电容
适用于喜可靠性的应用
层压板插最佳匹配TCE
可升级至64M ×64密度（联系工厂
信息）
概述
在256MByte （ 2GB） DDR SDRAM是高速CMOS ，
动态随机存取，内存使用4个芯片包含
536,870,912位。每个芯片内部CON连接gured作为
四银行DRAM 。
256MB的DDR SDRAM采用的是双倍数据速率
芳志TEC的TURE来实现高速操作。该
双倍数据速率的体系结构本质上是一个的2n预取
建筑与设计为传输两个数据接口
每个时钟周期的话在I / O引脚。一个单一的读或写
访问的256MB DDR SDRAM有效组成
一个单一的2n位的宽，一个时钟周期的数据传输
内部DRAM芯和两个相应的n比特宽，
在I / O引脚的一半时钟周期的数据传输。
的双向数据选通（ DQS）与外部发送。
与数据一起，用于在接收器中的数据采集应用。
在由DDR SDRAM传输频闪读取和
通过在写入内存控制器。 DQS是边沿
与数据对准读取和中心对齐数据
对于写操作。每个芯片有两个数据选通信号，一个用于
低位字节和一个用于高字节。
256MB的DDR SDRAM的差分时钟运行
（ CK和CK ＃ ） ; CK的交叉变为高电平和CK
变低将被简称为CK的上升沿。
命令（地址和控制信号）被注册
在CK的每个上升沿。输入数据被登记在
DQS的边缘两者，并且输出数据是参照两
DQS的边缘，以及与CK的两个边缘。
*本产品如有变更，恕不另行通知。
**
对于工业级温度CL的333Mbs操作= 2.5 ，在军用温度
CL = 3 。
2006年7月
启5
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
密度COMPARISONS
TSOP方法（毫米）
11.9
11.9
11.9
11.9
W3E32M64S-XSBX
实际尺寸
W3E32M64S-XSBX
13
22
22.3
66
TSOP
66
TSOP
66
TSOP
66
TSOP
S
A
V
I
N
G
S
区域
I / O
算
4× 265毫米
2
= 1060mm
2
4× 66针= 264针
CSP方法（毫米）
10.0
60
FBGA
10.0
60
FBGA
10.0
60
FBGA
10.0
60
FBGA
286mm
2
208球
实际尺寸
W3E32M64S-XSBX
13
22
73%
21%
S
A
V
I
N
G
S
12.5
区域
I / O
算
4× 125毫米
2
= 500mm
2
4× 60球= 240球
286mm
2
208球
43%
13%
读取和写入访问到DDR SDRAM是迸发
导向;存取开始在一个选定的位置，并继续
对于地点在编程设定的号码
序列。访问开始时的注册
ACTIVE命令，然后接着是读或
写命令。地址位重合注册
与ACTIVE命令用于选择银行
和要访问的行。地址位注册
暗合了读或写命令使用
选择的银行和起始列位置
突发存取。
在DDR SDRAM提供了可编程只读
或写突发的2 ，4或8个位置的长度。自动
预充电功能可被使能，以提供一个自
定时行预充电时的结尾开始了
突发存取。
DDR SDRAM芯片的流水线，多组结构
允许并发操作，从而提供高
有效带宽隐藏行预充电和激活
时间。
自动刷新模式设置，以及一个加电
节能省电模式。
2006年7月
启5
功能说明
读取和写入访问到DDR SDRAM是迸发
导向;存取开始在一个选定的位置，并继续
对于地点在编程设定的号码
序列。访问开始时的注册
ACTIVE命令，然后接着是读或
写命令。地址位重合注册
在激活命令用于选择银行和
被访问的行（ BA0和BA1选择银行， A0-12
选择行） 。地址位重合注册
用READ或WRITE命令被用来选择
开始为突发访问列位置。
之前的正常运行中， DDR SDRAM，进行初始
化的。以下各节提供详细信息
包括设备初始化，注册德网络定义，命令
描述和设备操作。
2
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
图1 - 引脚配置
T
OP
V
IEW
W3E32M64S-XSBX
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
V
CCQ
2
V
CC
3
V
SS
4
V
CCQ
5
V
CCQ
6
V
SS
7
V
CCQ
8
V
CCQ
9
V
SS
10 11
V
CC
V
SS
V
SS
CS2#
CS0#
CKE2
CKE0
CAS2#
RAS0#
RAS2#
V
SS
V
CCQ
V
SS
CK0#
CK2#
CK0
CK2
DQML0
DQML2
CAS0#
WE0#
WE2#
V
SS
DQMH2
DQMH0
DQSH2
DQSH0
DQ8
DQ40
DQ5
DQ39
DQ7
DQSL2
DQSL0
DQ41
DQ9
DQ10
DQ42
DQ43
DQ12
DQ3
DQ36
DQ4
DQ38
DQ6
DQ44
DQ11
DQ13
DQ45
DQ14
DQ33
DQ1
DQ34
DQ2
DQ37
DQ35
NC
NC
DQ15
DQ47
DQ46
V
SS
DQ32
DQ0
NC
NC
NC
DNU
NC
NC
DNU
NC
V
CC
NC
NC
NC
NC
NC
V
CCQ
A12
BA1
A0
V
CC
V
SS
V
CCQ
A7
A9
DNU *
V
CC
V
SS
A10
A3
V
CCQ
V
SS
V
REF
V
SS
V
CCQ
A4
A11
V
SS
V
CC
A2
BA0
A1
V
CCQ
V
SS
V
CC
A6
A8
A5
V
CCQ
NC
NC
NC
NC
NC
V
CC
NC
NC
NC
NC
DNU
NC
NC
NC
DQ16
DQ48
V
SS
DQ63
DQ31
DQ62
NC
NC
DQ22
DQ52
DQ18
DQ50
DQ17
DQ49
DQ30
DQ61
DQ29
DQ59
DQ27
DQ23
DQ54
DQ21
DQ19
DQ51
DQ60
DQ28
DQ58
DQ26
DQ57
DQ25
DQSL1
DQSL3
DQ55
DQ53
DQ20
DQ56
DQ24
DQMH3
DQMH1 DQSH1
DQSH3
V
SS
CAS3#
WE3#
WE1
DQML3
DQML1
CK1#
CK3#
CK1
CK3
V
SS
V
CCQ
V
SS
CAS1#
RAS3#
RAS1#
CKE1
CKE3
CS1#
CS3#
V
SS
V
CCQ
V
SS
V
CC
V
SS
V
CCQ
V
CCQ
V
SS
V
CCQ
V
CCQ
V
SS
V
CC
V
SS
*引脚J10是在未来的升级预留信号A13 。
注： DNU =不使用;为未来升级悬空。
NC =没有内部连接。
2006年7月
启5
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
图2功能框图
W3E32M64S-XSBX
初始化
的DDR SDRAM必须被加电并初始化一个
预定义的方式。比其他的操作流程
这些特定网络版可能会导致理解过程把网络斯内德操作。动力
必须FI首先被应用到V
CC
和V
CCQ
同时，与
然后到V
REF
（和系统V
TT
). V
TT
必须施加
经过V
CCQ
为了避免装置的闩锁，并因此可能导致
永久损坏设备。 V
REF
可以应用任何
时间后， V
CCQ
但是预计是名义上一致
随着V
TT
。除CKE ，输入无法识别的
有效期至V后
REF
被施加。 CKE是SSTL_2输入
但将检测V后LVCMOS低电平
CC
被施加。
CKE通过V后
IH
时，将转换到一个
直到重新上电SSTL_2信号，并保持这样。
加电期间保持在CKE的LVCMOS电平低
是必需的，以确保该DQ和DQS输出将
处于高阻状态，在那里他们将保持到从动
在正常操作（由读访问）。所有电源后，
电源和参考电压是稳定的，并且时钟
稳定， DDR SDRAM需要事先一个延时为200μs
向施加一个可执行指令。
一旦为200ps的延迟已经被满足，取消选定
或NOP指令应适用，并应CKE
被拉高。继NOP命令，
全部预充电命令应该被应用。接下来一
应发出加载模式寄存器命令
扩展模式寄存器（ BA1 LOW和HIGH BA0 ）
使DLL ，紧接着又负载模式
register命令模式寄存器（ BA0 / BA1
既低）来重置该DLL与该操作进行编程
参数。两百时钟CY克莱斯要求
之间的DLL复位，任何读取命令。一
PRECHARGE ALL命令然后应施加
将设备中的所有银行闲置状态。
一旦处于闲置状态，两个自动刷新周期必须
被执行（叔
RFC
必须得到满足。 ）此外，在LOAD
为模式寄存器模式寄存器命令
复位DLL位无效（即编程操作
PA RAM ê TER值，无需重新设定DLL）是必需的。
按照这些要求， DDR SDRAM准备
以进行正常操作。
WE
0
RAS
0
CAS
0
我们RAS CAS
V
REF
A
0-12
CLK
0
CLK
0
CKE
0
CS
0
DQML
0
DQMH
0
DQSL
0
DQSH
0
BA
0-1
CLK
CLK
CKE
CS
DQML
DQMH
DQSL
DQSH
WE
1
RAS
1
CAS
1
我们RAS CAS
V
REF
A
0-12
CLK
1
CLK
1
CKE
1
CS
1
DQML
1
DQMH
1
DQSL
1
DQSH
1
BA
0-1
CLK
CLK
CKE
CS
DQML
DQMH
DQSL
DQSH
WE
2
RAS
2
CAS
2
我们RAS CAS
V
REF
A
0-12
CLK
2
CLK
2
CKE
2
CS
2
DQML
2
DQMH
2
DQSL
2
DQSH
2
BA
0-1
CLK
CLK
CKE
CS
DQML
DQMH
DQSL
DQSH
DQ
0
=
Y
=
Y
=
Y
=
Y
=
Y
=
Y
DQ
15
DQ
32
=
Y
=
Y
=
Y
=
Y
=
Y
=
Y
DQ
47
DQ
0
=
Y
=
Y
=
Y
=
Y
=
Y
=
Y
DQ
15
DQ
16
=
Y
=
Y
=
Y
=
Y
=
Y
=
Y
DQ
31
DQ
0
=
Y
=
Y
=
Y
=
Y
=
Y
=
Y
DQ
15
DQ
0
=
Y
=
Y
=
Y
=
Y
=
Y
=
Y
DQ
15
V
REF
A
0-12
BA
0-1
U0
U1
U2
WE
3
RAS
3
CAS
3
我们RAS CAS
V
REF
A
0-12
CLK
3
CLK
3
CKE
3
CS
3
DQML
3
DQMH
3
DQSL
3
DQSH
3
BA
0-1
CLK
CLK
CKE
CS
DQML
DQMH
DQSL
DQSH
DQ
0
=
Y
=
Y
=
Y
=
Y
=
Y
=
Y
DQ
15
DQ
48
=
Y
=
Y
=
Y
=
Y
=
Y
=
Y
DQ
63
U3
2006年7月
启5
4
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
注册德网络nition
模式寄存器
该模式寄存器用来对网络网元的特定连接的C模式
在DDR SDRAM中运行。这个定义包括
选择一个突发长度，突发类型， CAS延迟时间，
和一个操作模式，如示于图3的模式
注册是通过模式寄存器设置编程
命令（ BA0 = 0， BA1 = 0），并且将保留
所存储的信息，直到它被重新编程或
设备断电。 （除位A8这是自
结算） 。
重新编程模式寄存器不会改变的内容
存储器的，只要它能够被正确地执行。模式
注册必须加载（重新载入）时，所有银行都
空闲并且没有脉冲串在进行中，并且控制器必须
等待的特定网络版启动时间以后才
操作。违反任一需求，将导致
在unspeci网络编辑操作。
模式寄存器位A0 -A2指定的突发长度， A3
指定脉冲串的类型（顺序或交织） ，
A4 - A6指定CAS延迟和A7 -A12指定
操作模式。
W3E32M64S-XSBX
突发类型
一个给定的脉冲串内的访问可以被编程为
无论是连续或交错;这被称为
突发类型和通过比特M3被选中。
存取的脉冲串内的顺序由下式确定
突发长度，突发类型和起始列
地址，如表1所示。
读取延迟
读延迟是延迟，时钟周期之间，
一个READ命令和可用性的注册
输出数据的网络连接RST位。该延迟可以被设置为2
或2.5个时钟周期。
如果一个READ命令被记录在时钟边沿n和
潜伏期为m个时钟时，数据将是可利用由时钟边沿
N + M 。下面的表2表示在工作频率
其中每个CAS等待时间的设置都可以使用。
保留的国家不应该被用来作为未知操作
或不符合将来的版本可能会导致。
经营模式
在正常的操作模式被选择通过发出模式
有位A7 - A12寄存器设置命令每个设置
零，位A0- A6设置为所需的值。一个DLL复位
通过发出模式寄存器设置命令启动
同位A7和A9 -A12的每一个设置为零，位A8置为1 ，
和位A0- A6设置为所需的值。虽然没有
要求， JEDEC特定网络阳离子建议当负载
模式寄存器命令发出重置该DLL ，它
应始终遵循一个加载模式寄存器
命令选择正常工作模式。
值的A7 -A12的所有其他组合被保留
以供将来使用和/或测试模式。测试模式和保留
状态不应该被使用，因为未知的操作或
不符合将来的版本可能会导致。
突发长度
读取和写入访问到DDR SDRAM是迸发
为本，突发长度为可编程的，
如图茜3.突发长度确定
柱的位置的，可以是最大数量
访问一个给定的READ或WRITE命令。爆
可同时为2 ，4或8的位置的长度
顺序和交错脉冲串类型。
保留国家不应该使用，因为未知的操作
或不符合将来的版本可能会导致。
当发出一个读或写命令，块
列等于脉冲串长度被有效地选择。
所有的突发起飞的地方访问这个块中，
这意味着将爆裂，如果一个块内包装
边界为止。该块由唯一地选
A1艾当突发长度被设置为2 ;由A2艾当
突发长度设置为4 （其中，A i是最显着的
列地址对于一个给定CON组fi guration ） ;和A3艾
当突发长度设置为8 。剩余的（至少
显著）地址位（或多个） （是），用来选择启动
在块内的位置。编程的突发长度
适用于读取和写入突发。
扩展模式寄存器
扩展模式寄存器控制功能之外
那些由模式寄存器控制;这些附加
功能是DLL使能/禁止，输出驱动强度，
和QFC 。这些功能是通过示出的位控制
在图5中的扩展模式寄存器被编程
通过加载模式寄存器命令模式
寄存器（带BA0 = 1， BA1 = 0），并且将保留
存储的信息，直到它被重新编程或
设备断电。 DLL的实现应始终
2006年7月
启5
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2881677436 复制
