TLC2943
高性能双锁相环积木
SLAS249 - 1999年11月
终端功能
终奌站
名字
GND
FIN–A_1,
FIN–B_1
FIN–A_2,
FIN–B_2
LOGIC_1 GND
LOGIC_2 GND
LOGIC_1 VDD
LOGIC_2 VDD
号
8, 31
12, 27
4
5
16
17
7
19
1
13
9, 10,
11, 20,
28, 29,
30, 32
33
21
6
18
37
25
2
14
35
23
34
22
3
15
38
26
36
24
I
I
I
I
O
O
I
I
O
O
I
I
I
I / O
芯片1常见的GND
芯片2常见的GND
基准频率信号输入，比较频率信号输入PFD_1 。 FREF ，输入IN_1
以FIN - A_1 ，并从外部计数器的逻辑FIN- B_1比较频率输入，对于滞后超前滤波器
使用尽可能低通滤波器。
基准频率信号输入，比较频率信号输入PFD_2 。 FREF ， IN_2输入
以FIN - A_2 ，并从外部计数器的逻辑FIN- B_2比较频率输入，对于滞后超前滤波器使用
作为LPF 。
地为芯片1的内部逻辑
地为芯片2的内部逻辑
电源芯片1的内部逻辑这款电源应该是独立于VCO VDD到
减少建筑材料之间的交叉耦合。
电源芯片2的内部逻辑这款电源应该是独立于VCO VDD到
减少建筑材料之间的交叉耦合。
描述
I
NC
无内部连接
PFD_1 INHIBIT
PFD_2 INHIBIT
PFD_1 OUT
PFD_2 OUT
RBIAS_1
RBIAS_2
TEST_1
TEST_2
VCO_1 GND
VCO_2 GND
VCO_1 INHIBIT
VCO_2 INHIBIT
VCO_1 OUT
VCO_2 OUT
VCO_1 VDD
VCO_2 VDD
VCOIN_1
VCOIN_2
PFD的抑制控制芯片1.当PFD_1 INHIBIT高， PFD_1 OUT处于高阻抗状态，
见表2 。
PFD的抑制控制芯片2.当PFD_2 INHIBIT高， PFD_2 OUT处于高阻抗状态，
见表2 。
芯片1的PFD输出当PFD_1 INHIBIT高， PFD_1 OUT处于高阻抗状态。
芯片2的PFD输出当PFD_2 INHIBIT高， PFD_2 OUT处于高阻抗状态。
偏置电源VCO_1 。一个外部电阻（ RBIAS ） VCO_1 VDD和BIAS_1之间提供偏置
调节VCO_1的振荡频率范围。
偏置电源VCO_2 。一个外部电阻（ RBIAS ） VCO_2 VDD和BIAS_2之间提供偏置
调节VCO_2的振荡频率范围。
测试终端。测试连接到GND LOGIC_1正常运行。
测试终端。测试连接到GND LOGIC_2正常运行。
GND为VCO_1
GND为VCO_2
VCO的抑制控制芯片1.当VCO_1 INHIBIT高， VCO_1 OUT为低（见表1） 。
VCO的抑制控制芯片2.当VCO_2 INHIBIT高， VCO_2 OUT为低（见表1） 。
芯片1的VCO输出时VCO_1 INHIBIT高， VCO_1 OUT低。
2.芯片的VCO输出时VCO_2 INHIBIT高， VCO_2 OUT低。
电源为VCO_1 。该电源应该是独立于逻辑VDD降低
电源之间的交叉耦合。
电源为VCO_2 。该电源应该是独立于逻辑VDD降低
电源之间的交叉耦合。
VCO_1控制电压输入。名义上的外部环路滤波器的输出连接到压控振荡器中，以控制VCO的
振荡频率。
VCO_2控制电压输入。名义上的外部环路滤波器的输出连接到压控振荡器中，以控制VCO的
振荡频率。
邮政信箱655303
达拉斯，德克萨斯州75265
3
QQ：2880707522 复制
