【TDA7503双DSP微PLUS音频应用产品预览双24位40 MIPS DSP内核8位微控制器4个接】,IC型号TDA7503,TDA7503 PDF资料,TDA7503经销商,ic,电子元器件-51电子网

TDA7503

双DSP微PLUS音频应用

产品预览

双24位40 MIPS DSP内核

8位微控制器

4个接收和发射5声道立体声

串行音频接口

用于通信的同步串行接口

化与外部处理器

基于FIFO邮箱处理器间

通讯

外部存储器接口128KB的SRAM或

1MB DRAM

CORDIC协处理器

可编程PLL适合大范围的EX-

ternal晶体振荡频率

SPI控制接口

强大的调试接口

1280字程序存储器DSP1 ， 768

也就是说程序存储器DSP0

256个字X和Y数据RAM和ROM数据

每个DSP

256字节的数据RAM的微控制器

768字节辅助RAM的微控制器

框图

TQFP100

描述

该装置是一种高性能的数字信号

处理IC特别适合于音频应用

系统蒸发散。该器件包含两个24位MIPS 40

DSP内核可提供共80 MIPS的DSP

处理能力。此外，还有一个嵌入式8位

bit微控制器处理所有的控制功能。

所有的数据和程序存储器为DSP

核心是芯片。各种高度可编的

同时为米 - 均衡器和柔性周边块

crocontroller和DSP的已经集成

以形成一个功能强大的音频处理系统

单个芯片中。

串行

音频

接口

主持人

接口0

主持人

接口1

同步

音频

接口

XDB0

XAB0

XDB1

XAB1

SRAM /

RAM

接口

XCHG

接口

ordic

阿里thmetic

ü尼特

M8051

CORE

控制

接口

AUX -RAM

768个字节

Y-RAM0

Y-ROM0

PAB0

YDB0

PDB0

YAB0

XDB0

XAB0

YDB1

YAB1

PDB1

PAB1

XDB1

XAB1

串行

外设

接口

AUX -RAM

256字节

弥CRO

内存

接口

看门狗

定时器

PLL

时钟

振荡器

MCLK

DCLK

Y-RAM1

Y-ROM1

X-RAM0

X-ROM0

X-RAM1

X-ROM1

P-RAM0

P-ROM0

P-RAM1

P-ROM1

DSP0

CORE

DSP1

CORE

DEBUG

接口

1999年7月

这是正在开发的新产品的初步信息。详细信息如有变更，恕不另行通知。

1/26

TDA7503

绝对最大额定值

符号

DDC

DDP

, V

英镑

核心直流电源电压

垫直流电源电压

数字或模拟输入电压

工作温度范围

存储温度范围（塑料）

参数

价值

-0.5到5

-0.5 6.5

-0.5至（Ⅴ

DDP

+0.5)

-40到85

-55到150

单位

°C

引脚连接

GPIO6(P1.6)

GPIO5(P1.5)

GPIO4(P1.4)

GPIO3(P1.3)

GPIO2(P1.2)

GPIO1(P1.1)

GPIO0(P1.0)

VDDE5_MI2

VSSE5_MI2

RAD0(P0.0)

RAD1(P0.1)

RAD2(P0.2)

RAD3(P0.3)

RAD4(P0.4)

RAD5(P0.5)

RAD6(P0.6)

RAD7(P0.7)

28 29

31 32

33 34

36 37

39 40

42 43

45 46

48 49

INT0(P3.2)

INT1(P3.3)

RXD(P3.0)

TXD(P3.1)

T0(P3.4)

WR(P3.6)

RD(P3.7)

100 99

98 97

96 95

93 92

90 89

87 86

XALE

84 83

81 80

78 77

T1(P3.5)

VDDI3_CORE3

VSSI3_CORE3

RESET

MISO

MOSI

SCLK

SS /个GPIO

VSSE5_CI1

VDDE5_CI1

LRCKR

SCLKR

SDI3

SDI2

SDI1

SDI0

SDO4

SDO3

SDO2

SDO1

SDO0

VSSI3_CORE2

VDDI3_CORE2

SCLKT

LRCKT

RA10(P2.2)

VSSI3_CORE4

VDDI3_CORE4

VSSE5_MI1

VDDE5_MI1

xpsen

RA11(P2.3)

RA9(P2.1)

RA8(P2.0)

RA13(P2.5)

RA14(P2.6)

RA15(P2.7)

RA12(P2.4)

SRA10/DRA6

DRD

SRA11/DRA7

SRA9/DRA5

VDDE5_DR2

VSSE5_DR2

SRA8/DRA4

SRA13/RAS

VSSI3_CORE1

VDDI3_CORE1

DWR

ALE / CAS

DBCK/OS1

DBIN/OS0

XTO

FILT

SRA_D7/DRA3

SRA_D6/DRA2

SRA_D5/DRA1

SRA_D4/DRA0

SRA_D3/DRD3

SRA_D2/DRD2

SRA_D1/DRD1

SRA_D0/DRD0

SRA12/DRA8

VDDE5_SA1

VDDE5_DR1

VSSE5_DR1

PVCC

SCANEN

DBOUT

XTI

保护地

TESTEN

VSSE5_SA1

DBRQN

DBSEL

D97AU693

热数据

符号

日J- AMB

参数

热阻结到环境

价值

单位

° C / W

2/26

TDA7503

引脚说明

名字

LRCKR

TYPE

RESET

状态（ 1 ）

–

功能

音频串行端口接收左/右帧同步。左/右选择

信号接收到的串行音频数据。此信号的频率等于

的音频采样速率。

音频串行端口接收位时钟。收到SCLK时钟的数字音频

数据转化为销SDI0 ， SDI1 ， SDI2和SDI3

立体声数字音频数据。 SDI0是一个立体声数字音频数据输入引脚

通道0 。

立体声数字音频数据。 SDI1是一个立体声数字音频数据输入引脚

通道1 。

立体声数字音频数据。 SDI2是一个立体声数字音频数据输入引脚

通道2 。

立体声数字音频数据/串口接收数据。 SDI3是一个立体声数字

音频数据输入引脚和复用的SSI的串行接收

数据的输入通道3 。

音频串行端口发送左/右帧同步/帧同步。该

左/右选择信号传输的串行音频数据。此信号具有一个

频率等于所述音频采样率。这个信号被复用

在SSI的帧同步输入。

音频串行端口发送位时钟/ SSI串行位时钟。 SCLK时钟

数字音频数据输出的引脚SDO0 ， SDO1 ， SD02 ， SD03 ， SD04和。这

引脚复用的SSI串行位时钟。

立体声数字音频数据。 SDO0是一个立体声数字音频数据输出引脚

通道0 。

立体声数字音频数据。 SDO1是一个立体声数字音频数据输出引脚

通道1 。

立体声数字音频数据。 SDO2是一个立体声数字音频数据输出引脚

通道2 。

立体声数字音频数据。 SDO3是一个立体声数字音频数据输出引脚

渠道3 。

立体声数字音频数据/串口发送数据。 SDO4是一个立体声数字

音频数据输出引脚和复用的SSI的串行发送

数据输出通道4 。

扫描使能。启用SCANIN和扫描输出的扫描路径和多路复用

销。

测试启用。启用扫描模式时钟。低态有效信号将使

同一时钟的所有扫描链。该引脚也使得所有插销

透明的。

DSP SRAM复用的地址/数据线0 / DSP DRAM数据线

0.When在SRAM模式下，这些引脚充当EMI复用的地址

和数据线0。当在DRAM模式，他们充当的EMI数据线0 。

DSP SRAM复用的地址/数据线1 / DSP DRAM数据线

1.当在SRAM模式下，这些引脚充当EMI复用的地址

和数据线1.当在DRAM模式，他们充当的EMI数据线1条。

DSP SRAM复用的地址/数据线2 / DSP DRAM数据线

2.当在SRAM模式下这些引脚充当EMI复用的地址

和数据线2.当在DRAM模式它们充当EMI的数据线2 。

DSP SRAM复用的地址/数据线3 / DSP DRAM数据线

3.当在SRAM模式下这些引脚充当EMI复用的地址

和数据线3，当在DRAM模式它们充当EMI的数据线3 。

DSP SRAM复用的地址/数据线4 / DSP DRAM地址线

0当SRAM模式，这些引脚充当EMI复用的地址

和数据线4.当在DRAM模式，他们充当EMI地址线0 。

SCLKR

SDI0

SDI1

SDI2

SDI3

–

LRCKT

–

SCLKT

–

SDO0

SDO1

SDO2

SDO3

SDO4

高

SCANEN

TESTEN

–

SRA_D0/DRD0

I / O

SRA_D1/DRD1

I / O

SRA_D2/DRD2

I / O

SRA_D3/DRD3

I / O

SRA_D4/DRA0

I / O

O，高

3/26

TDA7503

引脚说明

（续）

名字

SRA_D5/DRA1

TYPE

I / O

RESET

功能

状态（ 1 ）

O， DSP高速SRAM复用的地址/数据线5 / DSP DRAM地址线

1.当SRAM模式下，这些引脚充当EMI复用的地址

和数据线5.当在DRAM模式，他们充当EMI地址线1 。

O， DSP高速SRAM复用的地址/数据线6 / DSP DRAM地址线

2.当SRAM模式下，这些引脚充当EMI复用的地址

和数据线6.当在DRAM模式，他们充当EMI地址线2 。

O，高

DSP SRAM复用的地址/数据线7 / DSP DRAM地址线

3.当SRAM模式下，这些引脚充当EMI复用的地址

和数据线7.当在DRAM模式，他们充当EMI地址线3 。

DSP SRAM地址线8 / DSP DRAM地址线4.当SRAM

模式，这些引脚充当EMI地址线8.当在DRAM模式

它们充当EMI的地址线4 。

DSP的SRAM地址线9 / DSP DRAM地址栏5.当SRAM

模式，这些引脚充当EMI地址线9.当DRAM模式

它们充当EMI的地址线5 。

DSP的SRAM地址线10 / DSP DRAM地址线6.当

SRAM模式，这些引脚充当EMI地址线10.当在DRAM

模式，他们充当EMI地址线6 。

DSP的SRAM地址线11 / DSP DRAM地址栏7.当

SRAM模式，这些引脚充当EMI地址线11.当DRAM

模式，他们充当EMI地址线7 。

DSP的SRAM地址线12 / DSP DRAM地址线8.当在

SRAM模式，这些引脚充当EMI地址线12.当DRAM

模式，他们充当EMI地址线8 。

DSP的SRAM地址线13 / DRAM行地址选通。当

SRAM模式该引脚充当EMI地址线13.当DRAM

模式，此引脚用作行地址选通。

DSP的SRAM地址锁存使能/ colomn地址。当SRAM

模式，该引脚充当EMI地址锁存使能。当DRAM

模式，此引脚用作列地址选通。

DSP SRAM写使能/ DRAM的写使能。该引脚用作

写使能为EMI在DRAM和SRAM模式时。

DSP SRAM读使能/ DRAM读使能。该引脚用作

读使能为EMI在DRAM和SRAM模式时。

调试端口位时钟/芯片状态1.调试端口的串行时钟

被提供时，一输入。当一个输出，连同OS0提供

关于芯片的状态信息。也可以用作GPIO为

8051.

调试端口串行输入/芯片状态0，串行数据输入的

调试端口被设置在输入。当一个输出端，连同

OS1，提供了有关芯片的状态信息。也可以使用如

GPIO为8051 。

调试端口串行输出。串行数据输出的调试端口。可以

也可以使用为GPIO为8051 。

调试端口请求输入。进入的调试模式的方法

操作。

调试端口复用器选择。无论是选择DSP0或DSP1是

连接到调试端口引脚。

单片机的高字节地址线。该引脚的地址线8

一个16位地址，用于外部EPROM和存储器映射的设备。它

使用P2和P2DIR寄存器也可以作为GPIO 。

单片机的高字节地址线。该引脚的地址线9

一个16位地址，用于外部EPROM和存储器映射的设备。它

使用P2和P2DIR寄存器也可以作为GPIO 。

SRA_D6/DRA2

I / O

SRA_D7/DRA3

I / O

SRA8/DRA4

高

SRA9/DRA5

高

SRA10/DRA6

高

SRA11/DRA7

高

SRA12/DRA8

高

SRA13/RAS

高

ALE / CAS

高

DWR

DRD

DBCK/OS1

I / O

高

DBIN/OS0

I / O

DBOUT

DBRQN

DBSEL

RA8(P2.0)

I / O

–

RA9(P2.1)

I / O

4/26

TDA7503

引脚说明

（续）

名字

RA10(P2.2)

TYPE

I / O

RESET

功能

状态（ 1 ）

单片机的高字节地址线。该引脚为地址线10

的一个16位地址，用于外部EPROM和存储器映射的设备。它

使用P2和P2DIR寄存器也可以作为GPIO 。

单片机的高字节地址线。该引脚为地址线11

的一个16位地址，用于外部EPROM和存储器映射的设备。它

使用P2和P2DIR寄存器也可以作为GPIO 。

单片机的高字节地址线。该引脚为地址线12

的一个16位地址，用于外部EPROM和存储器映射的设备。它

使用P2和P2DIR寄存器也可以作为GPIO 。

单片机的高字节地址线。该引脚为地址线13

的一个16位地址，用于外部EPROM和存储器映射的设备。它

使用P2和P2DIR寄存器也可以作为GPIO 。

单片机的高字节地址线。该引脚为地址线14

的一个16位地址，用于外部EPROM和存储器映射的设备。它

使用P2和P2DIR寄存器也可以作为GPIO 。

单片机的高字节地址线。该引脚为地址线15

的一个16位地址，用于外部EPROM和存储器映射的设备。它

使用P2和P2DIR寄存器也可以作为GPIO 。

单片机的地址/数据引脚。该引脚复用的地址

和数据线位0外部EPROM和内存映射的外设。

它也可以使用P0和P0DIR寄存器作为GPIO 。

单片机的地址/数据引脚。该引脚复用的地址

和数据线1位外部EPROM和内存映射的外设。

它也可以使用P0和P0DIR寄存器作为GPIO 。

单片机的地址/数据引脚。该引脚复用的地址

和数据线位2外部EPROM和内存映射的外设。

它也可以使用P0和P0DIR寄存器作为GPIO 。

单片机的地址/数据引脚。该引脚复用的地址

和数据线第3位外部EPROM和内存映射的外设。

它也可以使用P0和P0DIR寄存器作为GPIO 。

单片机的地址/数据引脚。该引脚复用的地址

和数据线4位外部EPROM和内存映射的外设。

它也可以使用P0和P0DIR寄存器作为GPIO 。

单片机的地址/数据引脚。该引脚复用的地址

和数据线第5位外部EPROM和内存映射的外设。

它也可以使用P0和P0DIR寄存器作为GPIO 。

单片机的地址/数据引脚。该引脚复用的地址

和数据线6位外部EPROM和内存映射的外设。

它也可以使用P0和P0DIR寄存器作为GPIO 。

单片机的地址/数据引脚。该引脚复用的地址

和数据线的第7位为外部EPROM和内存映射的外设。

它也可以使用P0和P0DIR寄存器作为GPIO 。

单片机的外部地址锁存使能。该引脚地址

锁存使能。逻辑高电平表示该地址/数据线7到0

代表一个地址。沉寂程序/数据从内部获取

AUX 。

单片机写选通。外部数据存储器写选通。该引脚

使用P3和P3DIR寄存器也可以作为GPIO 。

单片机的读选通。外部数据存储器读选通。活跃

低，或GPIO 。该引脚也可以使用P3和P3DIR作为GPIO

寄存器。通过设置PINCTL寄存器中的RDSEL位禁用。

单片机外部程序存储器启用。外部程序

存储器使能引脚。低电平有效。改变功能时， RD

单片机取指令进行内部AUX RAM中。

控制通过在PINCTL寄存器中的PSSEL和PSBIT位。

RA11(P2.3)

I / O

RA12(P2.4)

I / O

RA13(P2.5)

I / O

RA14(P2.6)

I / O

RA15(P2.7)

I / O

RAD0(P0.0)

I / O

RAD1(P0.1)

I / O

RAD2(P0.2)

I / O

RAD3(P0.3)

I / O

RAD4(P0.4)

I / O

RAD5(P0.5)

I / O

RAD6(P0.6)

I / O

RAD7(P0.7)

I / O

XALE

I / O

WR(P3.6)

RD(P3.7)

I / O

xpsen

I / O

5/26