32兆位并行的SuperFlash + 4兆位的SRAM ComboMemory
SST34HF3244C
SST34HF32x4x32Mb CSF + 4/8/16 Mb的SRAM （ X16 ） MCP ComboMemory
数据表
产品特点：
闪光灯组织： 2M X16或X8 4M
双银结构的并行
读/写操作
- 32 Mbit的顶部扇区保护
- 8兆位+ 24兆位
SRAM组织：
- 4兆位： 256K X16
单2.7-3.3V读写操作
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗：
- 工作电流：25 mA（典型值）
- 待机电流： 20 μA （典型值）
硬件扇区保护（ WP ＃ ）
- 保护8K字的小银行通过持有
WP ＃低，取消保护按住WP ＃高
硬件复位引脚（ RST ＃ ）
- 复位内部状态机读
数据数组
字节选择为Flash （ CIOF针）
=选择8位或16位模式
扇区擦除功能
- 统一2K字扇区
FLASH芯片擦除功能
块擦除功能
- 统一32K字块
擦除暂停/擦除恢复功能
读取时间
- 闪光： 70纳秒
- SRAM ： 70纳秒
安全ID功能
- SST ： 128位
- 用户： 256字节
锁存地址和数据
快速擦除和编程（典型值） ：
- 扇区擦除时间： 18毫秒
- 块擦除时间： 18毫秒
- 芯片擦除时间： 35毫秒
- 计划时间： 7微秒
自动写时序
=内部
V
PP
GENERATION
检测写操作结束的
- 触发位
- 数据＃投票
=就绪/忙＃引脚
CMOS I / O兼容性
JEDEC标准命令集
封装
- 56球LFBGA （8毫米X 10毫米）
- 62球LFBGA （8毫米X 10毫米）
所有非铅（无铅）器件均符合RoHS标准
产品说明
该SST34HF3244C ComboMemory器件集成
无论是x16的2M或4M ×8 CMOS闪存银行与
在一个多芯片256K x16的CMOS SRAM中存储体
封装（MCP ） 。这些器件采用不锈钢制造的
专有的，高性能的CMOS超快闪技
术结合了分裂栅单元设计和厚氧化层
隧道喷油器获得更好的可靠性和制造
能力与其他方法相比。该
SST34HF3244C是理想的应用，如蜂窝
电话，GPS设备，PDA等便携式电子
器件在低功耗和小尺寸的系统。
该SST34HF3244C功能双闪存库
体系结构允许的并发操作
2闪速存储器区块和SRAM中。该设备可以
读无论从银行，而擦除或编程数据
操作是在对岸进展。这两个闪光
内存块被划分为8兆+ 24 Mbit的顶级
用于存储引导扇区的代码保护选项，程序
代码，配置/参数数据和用户数据。
SuperFlash技术提供固定的擦除和亲
克倍，独立擦除的数量/程序
已经发生的周期。因此，系统软件
或硬件没有被修改或降额，是
必要时与其他闪存技术，其擦除
并积累了擦除/编程亲次数的增加
克周期。该SST34HF3244C器件提供了瓜拉尼
开球10000次耐力。数据保留的额定功率为
超过100年以上。凭借高性能的程序
操作，闪速存储器组提供一个典型的亲
克时间为7微秒。整个闪存银行可以
擦除和编程的字的字中通常为4仲
哔声的SST34HF3244C ，使用界面为特色的时
Tures的，如翻转位，数据＃查询或RY / BY ＃为
表示完成计划操作。为了保护
2006硅存储技术公司
S71282-02-000
8/06
1
在SST徽标和超快闪注册了Silicon Storage Technology ，Inc.的商标Intel是Intel Corporation的注册商标。
CSF和ComboMemory均为Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
32兆位并行的SuperFlash + 4兆位的SRAM ComboMemory
SST34HF3244C
数据表
防止意外闪存写入时， SST34HF3244C CON-
泰恩片上硬件和软件数据保护
计划。
闪存和SRAM作为两个独立的内存
银行与各银行的使能信号。内存
银行的选择是由两个银行的使能信号完成的。该
SRAM存储器使能信号， BES1 ＃和BES2 ，选择
SRAM银行。闪速存储器组使能信号， BEF ＃
必须与软件数据保护（ SDP ）的COM使用
控制擦除和编程命令时，顺序
操作在闪速存储器区块。存储器区块
被叠加在相同的存储器地址空间
他们有着共同的地址线，数据线， WE＃
和OE ＃这最大限度地降低功耗和面积。
设计，制造和测试应用程序的要求还
荷兰国际集团的低功耗和小尺寸，将SST34HF3244C
提供商业和扩展温度范围
和小尺寸封装，以满足电路板空间限制
straint要求。参见图2引脚分配。
并行读/写操作
SST34HF3244C设备的双重银行体系结构允许
在并行读/写操作，从而用户
从一个银行正在编程或擦除的可以读
其他银行。该操作时，可以使用该用户
需要读取系统代码在一家银行，同时更新
在其他银行的数据。请参阅表3为双存储库内存
组织。
并行读/写状态
FL灰
银行1
读
写
写
无操作
写
无操作
2银行
写
读
无操作
写
无操作
写
SRAM
无操作
无操作
读
读
写
写
设备操作
该SST34HF3244C使用BES1 ＃ ， BES2和BEF ＃为
无论是闪存或SRAM存储器的控制操作
银行。当BEF ＃为低电平时，闪光灯银行为激活
读取，编程或擦除操作。当BES1 ＃为低电平，
和BES2高的SRAM是用于读取和激活
写操作。 BEF ＃和BES1 ＃不能在低的水平，
和BES2不能处于高电平的同时。
如果所有的
银行的使能信号有效，总线争用会
导致与该设备可能遭受永久性损坏。
所有地址，数据和控制线通过快速共享和
SRAM存储器银行最大限度地减少电力消耗
化和加载。该器件进入待机状态时， BEF ＃
和BES1 ＃银行能够提高到V
IHC
（逻辑高电平）或
当BEF ＃为高电平并且BES2低。
注意：
此表的目的，写入装置执行
块级/扇区擦除或编程操作
作为适用于相应的存储区。
Flash读操作
该SST34HF3244C的读操作控制
由BEF ＃和OE ＃ ，既要低，以便系统
获得的输出数据。 BEF ＃用于器件
选择。当BEF ＃为高电平时，芯片被取消选中，
只有待机功耗。 OE＃为输出控制
并用于从所述门控输出引脚的数据。数据总线
处于高阻抗状态时，无论BEF ＃或OE ＃为
高。请参阅进一步的读周期时序图
详细信息（如图7 ） 。
2006硅存储技术公司
S71282-02-000
8/06
2
32兆位并行的SuperFlash + 4兆位的SRAM ComboMemory
SST34HF3244C
数据表
FLASH程序操作
这些设备被编程在字的字或
逐字节的基础取决于CIOF引脚的状态。
在编程之前，必须确保该扇区
被编程完全擦除。
程序操作完成三个步骤：
1.软件数据保护正在使用的开始
3字节装入序列。
2.地址和数据被加载。
在编程操作期间，地址是
锁存的任BEF ＃或WE ＃的下降沿，
为准过去。该数据被锁存的
任BEF ＃或WE ＃上升沿为准
先发生。
3.后启动内部编程操作
第四WE＃上升沿或BEF ＃ ，而─
先出现。编程操作，一旦ini-
tiated ，将在7微秒通常完成。
参见图8和图9为WE ＃和BEF ＃控制的亲
克操作时序图，图22为液流 -
图表。在编程操作期间，仅有的有效读
是数据＃查询和翻转位。在内部亲
克操作，主机可以自由地执行其他任务。
内部程序期间发出的任何命令操作
化被忽略。
FLASH芯片擦除操作
该SST34HF3244C提供了全片擦除操作，
它允许用户删除所有Flash扇区/块到
“1”的状态。此时，该设备必须很快是有用
删除。
通过执行六发起的芯片擦除操作
与芯片擦除命令字节的命令序列（ 10H ）
在最后一个字节序列地址555H 。擦除
操作开始的6个WE＃上升沿或
BEF ＃ ，以先到为准。在擦除操作，
唯一有效的阅读是翻转位或数据＃查询。看
表6为命令序列，图12为定时
图，图26为流程图。任何命令
全片擦除操作期间发出的被忽略。当
WP＃为低时，任何企图片擦除将被忽略。
闪存擦除暂停/ -resume操作
在擦除暂停操作暂时挂起
部门或块擦除操作从而使数据能够
从任何存储单元读取或程序数据到任何
行业/未暂停擦除操作块。
该操作通过发出一个字节的命令执行
序列擦除暂停命令（ B0H ） 。该
设备会自动进入阅读模式，不超过10微秒
后擦除暂停命令已发出。 （T
ES
最大等待时间等于10微秒。 ）有效的数据可被读
从没有从任何暂停扇区或块
擦除操作。在使用擦除读地址的位置
悬浮部门/块将输出DQ
2
翻转，
DQ
6
在“1” 。而在擦除暂停模式时，程序
允许除选定的扇区或块操作
擦除暂停。要恢复扇区擦除或块
擦除操作已被暂停，该系统
必须发出擦除继续命令。该操作是
通过发出一个1字节的命令序列执行
在对单的任何地址擦除继续命令（ 30H ）
字节序列。
闪存以部门/块擦除操作
这些器件同时提供扇区擦除和块擦除
操作。这些操作允许系统来擦除
上一个扇区到扇区（或块逐块）为基础的设备。
扇区结构是基于均匀扇区大小
2K字。在块擦除方式是基于均匀
的32K字块大小。扇区擦除操作initi-
通过执行一个6字节的命令序列，以ated
扇区擦除命令（ 50H ）和扇区地址（SA）中
最后一个总线周期。由开始的块擦除操作
执行与块擦除一个6字节的命令序列
命令（ 30H ）和块地址（ BA ）的末班车
周期。扇区或块地址被锁存在下降
边缘的6个WE＃脉冲，而命令（ 30H或
50H ）被锁定在6个WE＃脉冲的上升沿。
内部擦除操作开始后的第6个WE ＃
脉搏。该块擦除或以部门在发出的任何命令
擦除操作将被忽略，除非擦除暂停和
擦除恢复。请参阅图13和14为定时波形
形式。
2006硅存储技术公司
S71282-02-000
8/06
3
32兆位并行的SuperFlash + 4兆位的SRAM ComboMemory
SST34HF3244C
数据表
Flash写操作状态检测
该SST34HF3244C提供一个硬件和两个软
器装置，用于检测在完成写的（节目
或擦除）循环中，为了优化系统写
周期时间。硬件检测使用就绪/
忙＃ （ RY / BY ＃ ）引脚。该软件的检测包括两个
状态位：数据＃查询（ DQ
7
），并触发位（ DQ
6
).
写操作结束检测模式的利培后启用
的WE＃的边沿，启动内部程序或
擦除操作。
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是就绪/忙＃ （ RY /
BY ＃ ） ，数据＃投票（ DQ
7
）或翻转位（ DQ
6
）读取可能
同时在写周期完成的。如果这
发生时，该系统可能得到一个错误的结果，
即有效数据可能会与DQ发生冲突
7
or
DQ
6
。为了防止杂散抑制，如果错误
结果时，软件程序应包括循环
读出的访问单元2 （2）倍。如果
两个读数都是有效的，则该设备已完成
写周期，否则拒绝是有效的。
字节/字（ CIOF ）
该装置包括一个CIOF销，用于控制是否将
设备数据I / O引脚均x8或x16 。如果CIOF销是在
逻辑“1” （Ⅴ
IH
）该装置是在x16的数据结构：所有
数据I / 0引脚DQ
0
-DQ
15
活跃和BEF ＃控制
和OE ＃ 。
如果CIOF销是在逻辑“ 0”时，该装置是在x8的数据config-
uration ：唯一的数据I / O引脚DQ
0
-DQ
7
活跃和反对
通过BEF ＃和OE ＃控制。引脚DQ剩余的数据
8
-
DQ
14
处于高阻，而引脚DQ
15
被用作地址
输入A
-1
用于地址总线的最低有效位。
闪存数据＃投票（ DQ
7
)
当设备处于内部程序运行过程中，
试图读取DQ
7
将产生的补
真正的数据。一旦程序操作完成后， DQ
7
将产生真正的数据。在内部擦除操作，任何
试图读取DQ
7
会产生一个'0'。一旦内部
擦除操作完成时， DQ的
7
将产生一个'1'。该
之后的第4个WE ＃上升沿数据＃投票是有效的（或
BEF ＃ ）脉冲编程操作。对于扇区，块，或
芯片擦除，数据＃查询后上升沿有效
第六WE ＃ （或BEF ＃）脉冲。参见图10为数据＃ Poll-
ING （ DQ
7
）的时序图和图23为一个流程图。
就绪/忙＃ （ RY / BY ＃ ）
该SST34HF3244C包括就绪/忙＃ （ RY / BY ＃ ）
输出信号。 RY / BY ＃是漏极开路输出引脚， indi-
盖茨的擦除或编程操作是否
进展情况。由于RY / BY ＃是漏极开路输出，它允许
几个设备并行地连接到V
DD
通过外部
上拉电阻。之后的最终WE＃脉冲的上升沿
在命令序列中， RY / BY ＃状态有效。
当RY / BY＃正在积极拉低时，表示一个
擦除或编程操作正在进行中。当RY / BY ＃
是高（就绪） ，该设备可以被读出或在待机
模式。
2006硅存储技术公司
S71282-02-000
8/06
4
32兆位并行的SuperFlash + 4兆位的SRAM ComboMemory
SST34HF3244C
数据表
触发位（ DQ
6
和DQ
2
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
将产生交变'1'
和'0' ，即0. 1至切换当内部
编程或擦除操作完成后， DQ
6
位会
停止切换。该设备然后准备下一次操作
化。切换位之后的第四个上升沿有效
WE＃ （或BEF ＃）脉冲的程序操作。对于扇区，
块擦除或全片擦除，翻转位（ DQ
6
）是后的有效
第六WE ＃ （或BEF ＃ ）脉冲的上升沿。 DQ
6
将被设置为
“ 1 ” ，如果读操作试图对擦除可持
挂起的扇区/块。如果在开始编程操作
在没有选择的扇区/块擦除暂停模式时， DQ
6
将
切换。
另外一个触发位可在DQ
2
，它可以是
与DQ配合使用
6
检查是否一个特定的
部门正在积极擦除或擦除暂停。表1
显示详细的状态位信息。切换位（ DQ
2
)
为有效后，最后WE＃上升沿（或BEF ＃ ）
脉冲写入操作。图11给出了翻转位时序
荷兰国际集团图，图23为一个流程图。
表1 ：写操作状态
状态
正常
标准
操作计划
标准
抹去
使用擦除
暂停
模式
从阅读
抹去
暂停
扇区/块
从阅读
非擦除
暂停
扇区/块
节目
DQ
7
DQ7#
0
1
DQ
6
切换
切换
1
DQ
2
无切换
切换
切换
RY / BY ＃
0
0
1
数据保护
该SST34HF3244C同时提供硬件和软件
功能，以防止非易失性数据免受意外写操作。
硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制写操作。这可以防止不经意
在上电或掉电ENT写道。
硬件块保护
该SST34HF3244C提供硬件块保护
它保护最外层的8K字/ 16 K字节的银行1 。
当WP ＃为低的块保护。当WP ＃
保持为低，一个块擦除命令被发布到
受保护的块时，在最外层的8K字/ 16的数据
KB区域将受到保护。该块的其余部分将是
删除。请参阅表3块保护的位置。
用户可以通过驱动WP ＃高禁用块保护
因此允许擦除或数据的程序进入保护
部门。 WP ＃之前，必须发出写高举
指挥和保持稳定，直到整个写入后
操作已完成。如果WP ＃悬空，它是跨
应受举行，通过上拉电阻高，引导块
未受保护，使编程和擦除操作的
该块。
数据
数据
数据
1
硬件复位（ RST ＃ ）
DQ7#
切换
无切换
0
T1.1 1282
注意：
DQ
7,
DQ
6,
和DQ
2
阅读时需要一个有效的地址
状态信息。该地址必须是在银行那里
该操作正在进行中，以读出的动作台站
土族。如果该地址指向一个不同的银行（不忙）
该器件将输出数组数据。
在RST ＃引脚提供了复位的硬件方法
设备读取阵列的数据。当RST ＃引脚保持低电平
对于至少吨
RP ，
任何正在进行的操作将终止，而
返回到读取模式（参见图19） 。如果没有内部
编程/擦除操作过程中，一个最小周期
的t
RHR
后RST ＃之前需要一个有效的驱动为高电平
阅读可以发生（参见图18） 。
已中断的擦除操作必须是
该设备后，重新开始恢复正常工作模式
以确保数据的完整性。参见图18和图19为计时
图。
2006硅存储技术公司
S71282-02-000
8/06
5
QQ：2880707522 复制
