SN74ACT7801
1024
×
18主频先入先出存储器
SCAS111 - D3489 ， 1990年4月 - 修订1991年5月
功能说明（续）
写时钟（ WRTCLK ）
数据被写入到存储器上的一个低到高的写入时钟的跳变（ WRTCLK ）如果输入就绪的标志
输出（IR）和写使能控制输入端（ WRTEN1 ， WRTEN2 ）是很高的。 WRTCLK是自由运行的时钟
并用作用于所有的数据传输到FIFO的同步时钟。红外标志输出也被驱动
同步地相对于所述WRTCLK信号。
读使能（ RDEN1 ， RDEN2 ）
两个读使能（ RDEN1 ， RDEN2 ）必须读时钟（ RDCLK ）的上升沿之前高读一个字
内存不足。读允许不用于读取存储在存储器中的第一个字。
读时钟（ RDCLK ）
数据被读出内存的读时钟（ RDCLK ）如果输入输出就绪的标志由低到高的转变
输出（OR）及输出使能（OE ）和读使能（ RDEN1 ， RDEN2 ）控制输入为高。 RDCLK是
自由运行的时钟和用作用于所有的数据传输从FIFO中取出的同步时钟。在OR标志
也被同步地驱动相对于该RDCLK信号。
定义几乎满（ DAF ）
该定义几乎满（ DAF ）输入高电平到低电平的跳变存储的数据输入D0 - D8为二进制值
的几乎满/几乎空的偏移值（X ） 。与DAF保持为低，低脉冲的复位（ RESET）输入定义
十，使用的几乎全/近空标志（ AF / AE ）
输出使能（ OE ）
数据输出（ Q0- Q17 ）输出和输出就绪标志（ OR）处于高阻抗状态时的输出
启用（ OE ）输入为低。 OE一定要读时钟（ RDCLK ）的上升沿之前的高，从读一个字
内存。
输出
数据输出（ Q0 -Q17 ）
第一个数据字被加载到FIFO移动到数据输出（ Q 0 - Q 17 ）的上升沿寄存器
第三读出时钟（ RDCLK ）脉冲后的第一个有效的写操作的发生。将读使能（ RDEN1 ， RDEN2 ）
输入不影响此操作。下面的数据被卸载上RDCLK的上升沿时RDEN1 ，
RDEN2 ，并且输出就绪标志（ OR）是很高的。
输入准备好标志（ IR ）
输入准备好标志（ IR ）为高电平时FIFO未满低时，该设备已满。在复位期间， IR
标志被驱动为低电平，在第二写时钟（ WRTCLK ）脉冲的上升沿。红外标志被驱动为高电平
第二WRTCLK脉冲复位后的上升沿变为高电平。经过FIFO的填充和IR驱动
低，红外之后的第一个有效的读取驱动为高电平的第二WRTCLK脉冲。
输出就绪标志（ OR）
输出就绪标志（ OR）为高电平时， FIFO不为空，低的时候是空的。在复位时，或
标志被设置为低于所述第三读取时钟（ RDCLK ）脉冲的上升沿。的或标志被设置为高的上升沿
第三RDCLK脉冲后的第一个字被写入到FIFO中发生。或者被设置为低的上升沿
最后一个字后的第一个RDCLK脉冲读取。
半满状态标志（ HF ）
半满标志（HF）为高电平时的FIFO中包含513或更多的话，是低时，它包含512个或更少
话。
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2880707522 复制
